设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&V ...

1 234 5 6 / 6 页下一页

发新帖

楼主: pwang7

[原创] 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&Vivado版

发表于 2021-11-14 11:44:48 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-12-14 19:46:41 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-12-14 20:07:14 | 显示全部楼层

thanks

回复支持反对

发表于 2021-12-25 16:10:48 | 显示全部楼层

好资料，谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-8 09:53:07 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-14 15:21:40 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-19 10:08:09 | 显示全部楼层

我怎么改完名字变成无效文件

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-19 11:26:10 | 显示全部楼层

感谢感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-20 23:08:17 | 显示全部楼层

感谢，找了很久了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-21 22:25:46 | 显示全部楼层

THANKS

回复支持反对

1 234 5 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:58 , Processed in 0.021167 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表