EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&V ...

1 2 3 4 56 / 6 页

楼主: pwang7

[原创] 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&Vivado版

[复制链接]

bostonpizza

发表于 2024-5-15 13:56:21 | 显示全部楼层

谢谢分享！

回复支持反对

liangzhongxin

发表于 2024-5-15 15:40:22 | 显示全部楼层

谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

xiang748729319

发表于 2024-6-21 16:04:08 | 显示全部楼层

感谢分享

回复支持反对

hitbbb

发表于 2024-8-26 16:45:43 | 显示全部楼层

感谢分享，非常不错的资料

EETOP创芯人才网职位发布入口

回复支持反对

qiangfeng1900

发表于 2024-8-28 10:26:48 | 显示全部楼层

谢谢】

EETOP创芯人才网简历投递入口

回复支持反对

jsncepu

发表于 2024-9-25 20:54:18 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

jsncepu

发表于 2024-9-25 21:03:02 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

anhuijxa

发表于 2024-9-29 21:17:41 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

1 2 3 4 56 / 6 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 02:29 , Processed in 0.019520 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&Vivado版

站长推荐 /1