SAR ADC的C+R结构能否实现冗余位校准？

lynker · 发表于 2021-9-30 11:31:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教大家一下，最近在做12位SAR ADC的预研，受成本制约准备使用C+R结构，计划使用冗余位校准，现在的问题是电阻段是否能实现冗余位校准？
受成本制约是个头疼的问题，既要面积小，又要性能好，还要选最便宜的工艺。上个9bit SAR为了面积小，硬是使用的R2R纯电阻结构，这次要求12位的了，真是欲哭无泪啊。

天冷了0000 · 发表于 2021-9-30 13:51:41

C+R结构，12bit 应该还好吧。

yeuhern0328 · 发表于 2021-9-30 14:45:32

電阻段可以插redundant bit, 你設計Resistor redundant bit時的weighting跟你在設計C+R時用一樣的概念即可

老尤皮 · 发表于 2021-9-30 18:49:35

可以的

lynker · 发表于 2021-10-1 13:08:21

yeuhern0328 发表于 2021-9-30 14:45
電阻段可以插redundant bit, 你設計Resistor redundant bit時的weighting跟你在設計C+R時用一樣的概念即可 ...

好的，多谢，我去尝试一下！

quantus · 发表于 2021-10-2 00:23:40

c+c就可以做，c+r现在不多见了。加了校正有时候成本反倒高了。现在言必称校正，是的校正很强大，但是实际真正完全做到芯片上的没有多少。

lynker · 发表于 2021-10-3 00:33:49

quantus 发表于 2021-10-2 00:23
c+c就可以做，c+r现在不多见了。加了校正有时候成本反倒高了。现在言必称校正，是的校正很强大，但是实际真 ...

集成vref，没给留滤波管脚，整个芯片只有一个5V AVDD供电，电源质量很差

。数字准备多次采样了

lynker · 发表于 2021-10-3 00:36:45

9bit那个是0.5um工艺做的，面积预算给的200um*300um，实际做出来也是这么大，还集成的的vref，要了老命了

quantus · 发表于 2021-10-3 01:53:38

lynker 发表于 2021-10-3 00:33
集成vref，没给留滤波管脚，整个芯片只有一个5V AVDD供电，电源质量很差。数字准备多次采样了
...

做平均就是另外一种玩法。主要用来对付噪声。

2013102063 · 发表于 2021-10-8 11:12:23

可以 8+4或者7+5 在电容低位插冗余，用R阵列校准C高位

[求助] SAR ADC的C+R结构能否实现冗余位校准？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2