在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: lynker

[求助] SAR ADC的C+R结构能否实现冗余位校准?

[复制链接]
 楼主| 发表于 2021-10-8 19:51:57 | 显示全部楼层


quantus 发表于 2021-10-3 01:53
做平均就是另外一种玩法。主要用来对付噪声。


多谢指教!
 楼主| 发表于 2021-10-8 19:53:39 | 显示全部楼层


yeuhern0328 发表于 2021-9-30 14:45
電阻段可以插redundant bit, 你設計Resistor redundant bit時的weighting跟你在設計C+R時用一樣的概念即可 ...


谢谢指教
 楼主| 发表于 2021-10-8 19:55:24 | 显示全部楼层


2013102063 发表于 2021-10-8 11:12
可以 8+4或者7+5 在电容低位插冗余,用R阵列校准C高位


好的!多谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 20:48 , Processed in 0.014575 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表