楼上的是正解，可以解决楼主的问题。
在lvs rule中添加如下语句：
LVS REDUCE PARALLEL MOS NO
它的默认值是YES, 修改成NO即可。
---------------------------------------------------------------------------------------------------------------------------
电阻器件在版图中存在串联或者并联时，需要通过归并来实现LVS比较的正确
一般来讲，layout中的电阻串并联结构与schematic中的电阻串并联结构不一致。比如layout中有多个电阻并联，在schematic中可能只有一个并联后的电阻
为了使得电阻值比较相同，需要把layout中的多个并联电阻合并成一个电阻后，再与schematic的电阻值比较
因此，在LVS文件中通常需要把归并选项设置为YES，除非有特殊原因认为不需要归并
电阻器件归并语句
内置电阻器件，采用默认的归并计算公式
LVS REDUCE SERIES RESISTORS YES
LVS REDUCE PARALLEL RESISTORS YES
自定义电阻器件，需要用户写出具体的归并计算公式
LVS REDUCE rppolyu3 parallel yes
[ tolerance L 0
effective W,L,R
L = SUM(L)/COUNT()
W = SUM(W)
R = 1/SUM(1/R)
]
----------------------------------------------------------------
关于LVS Rule的常用问题，可以参见如下培训课程：
工艺规则DRC/LVS/RCX的Runset开发培训 网易云课堂： 手机扫一扫： 背景： 目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。 不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。 由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？ 首先分析一下该领域对工程师人数的需求，目前中国大陆大约有20个左右的Foundry厂商，假设每个公司需要10名工程师，则累计需要200多名专职的工程师。除此之外，IC Fabless设计公司仅有少数公司有兼职工程师的需求，即该工程师不仅需要会Runset开发及QA，还要从事IC设计工作。这类公司数目大约有100个，假设每个公司需要1人，则累计也需要100人左右。2类公司合计总人数需求为300名左右。 从上述数据可以看到，在人才供给端，一个全国合计仅有几百人需求的领域，任何高校都不会专门设置这样一个专业来进行培训。在人才需求端，用人单位的策略是：既然不能直接找到有经验的工程师，就干脆找应届毕业生，然后公司通过内部培训来逐步提升工程师的水平。 看上去，这个策略也不错。但是，用人单位内部培训有一个问题：内部内容偏重于实用化操作，比较忽视理论和原理的培训。这个问题在IC设计的其它领域并不突出，原因是：高校的微电子领域课程中有大量的理论和原理的学习，针对IC设计本身的原理，学生在学习期间已经掌握得很好了，到了工作岗位上，他重点是进行实用化工程和学习和应用。而在Runset领域，由于招聘的学生在该领域既没有理论基础，也没有实践经验，他工作后要快速提高自己的水平有一定局限性。 为了解决上述问题，我们开发了一个专门针对Foundry新入职工程师的Runset培训教材，对Foundry新入职工程师培训。 通过上述培训，达到如下目标： 1 用人单位新招聘的员工，可较快投入项目开发工作，减少内部培训时间。 2 新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。 下面是视频文件名： file:///C:/Users/lenovo/AppData/Local/Temp/msohtmlclip1/01/clip_image004.jpg file:///C:/Users/lenovo/AppData/Local/Temp/msohtmlclip1/01/clip_image006.jpg 学员可同时享受如下服务： 1. 可获得相关疑问的解答。 2. 获得培训中提到的演示用例，自己可以运行用例，加深学习效果。培训方可以根据学员问题，提供对应的解答用例。 3. 学员可根据具体问题，获得更多与课程内容相关的word或者ppt文档。 4. 学员可获得培训中提到的培训方自主开发的eda工具的license使用权，可根据学习进程和效果来决定license时间长短。 培训对象
- Foundry新入职的Runset开发工程师，或者fabless公司从事Runset开发和维护的新入职工程师。
- 高校应届毕业生：微电子专业或者数学、物理、计算机、自动化等相关专业。本科与研究生均可。
- 准备从其它领域转行从事IC职业的工程师
培训方式 采用视频录播的方式。该课程除了录播视频外，还有对应的教材ppt，对应的演示用例，对应的QA eda工具配合使用，才能达到比较好的培训效果。本培训与其它培训相比的最大优势是：提供独立自主开发的scout/barde/tuta等EDA工具供学员学习使用，帮助学员快速掌握所学知识。
每节内容介绍 导论： 目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。 不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。 由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？ 为了解决上述问题，我们开发了一个专门针对Foundry新入职工程师的Runset培训教材，对Foundry新入职工程师培训。 通过上述培训，达到如下目标： 1 用人单位新招聘的员工，可较快投入项目开发工作，减少内部培训时间。 2 新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。
DRC Runset培训1：
用来描述工艺规则文件的Design Rule的具体形式是什么？如何把文字和图示结合起来理解，它的显示含义和隐含含义如何分析？ 最小宽度检查为什么默认需要写Singular, Abut < 90的选项，如果不写，会导致什么问题? 最大宽度检查为什么不能直接写“大于”号？它的常用三种检查方法的优缺点是什么？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训2： 最大间距检查的“孙悟空跳不出如来佛掌心”是什么含义？为什么通过size step inside of layer可以实现该思路？ measure all的选项在哪些条件下使用？为什么nwell和deep nwell的间距检查需要用到该选项？还有哪些检查需要用到该选项？ 复合层的距离检查书写需要有哪些注意事项？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训3： Enclosure检查在哪些条件下需要写outside also? End of Line的Enclosure如何实现？ Extension和Enclosure有什么差别，为什么要定义2个不同的检查单词？Extension的露头刚好等于0如何查错？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训4： Flatten和hierarchical检查有哪些不同？它的基本原理是什么？投影法和提升法的优缺点是什么？ RectangleEnclosure的具体含义是什么？如何自动构造testpattern来检查该规则？ 宽金属检查的基本思路是什么？如何通过xcal工具来分析复杂语句的layer依赖关系，如何快速读懂复杂语句？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训5： Runlengthspacing的含义是什么？ 如何实现该语句？如何自动构造test pattern来检查该规则？ LineEnd spacing的含义是什么？如何实现该语句？如何自动构造test pattern来检查该规则？ 与连接性相关的检查语句如何书写？如何自动构造test pattern来检查该规则？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训6： 密度检查Density的全局检查和局部检查有何不同？如何实现该语句？如何自动构造test pattern来检查该规则？ 天线检查的具体含义是什么？渐进式连接的用途是什么？有无二极管的条件下，如何检查规则是否满足？如何实现该语句？如何自动构造test pattern来检查该规则？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训7： 复杂器件的DRC规则如何书写？对应的test pattern如何自动构造？sample gds的图形如何准备，可以自动变换device的每个图形之间的距离吗？ PVS与Calibre的语法有何不同？可以一一对应翻译吗？ 针对先进工艺，离散点的检查如何实现？double pattern的检查如何实现？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 DRC Runset培训8： 如何通过树形结构图查看DRC Code的layer依赖关系？ 如何自动分析DRC Code的原始层是否与testpattern的原始层一致？ 如何自动显示DRC Code的每个中间层的计算结果？ DRC Runset培训9： 什么是DRC检查的条件参数？ 如何构造test pattern来检查条件参数？ Scout工具如何自动生成条件参数的testpattern? Density Box， Density Diff的含义？ 圆形图形和圆环形图形如何自动生成test pattern? LVS Runset培训1： Design rule如何描述LVS器件，如何理解其含义？ 版图中的连接关系是如何建立的？connect语句的屏蔽效应如何理解？ MIM结构中的Via如何通过屏蔽效应体现连接？ Mos管的识别层是什么含义？Pin层是什么含义？Property如何计算？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 LVS Runset培训2： Attach语句如何书写，如何验证其正确性？ Mos管的nrd, nrs, sa, sb, sc, sca, scb, scc等参数如何书写？如何验证这些参数是否准确？ 如何通过前后仿真来验证LVS runset的书写正确性？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 LVS Runset培训3： 自定义器件和内置器件有何不同，如何书写自定义器件，如何验证其正确性？ LAYER QA的含义是什么？为什么要验证器件的识别层是否满足了must layer和non layer的定义？如何通过自动工具验证？ LVS 检查中的ERC主要检查哪些内容，如何自动检查？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 LVS Runset培训4： 当采用LVS_CHECK选项时，由于MOS管只有W, L的参数，在底层的hcell单元中就可以计算得到W,L的参数，不需要把该mos管提升到上层单元中。 如果选择了RC_CHECK，由于MOS管计算SA, SB, SC等需要用到nwell, nsd,psd等更多的layer图形，这些图形在底层的hcell中并不是完整的，需要把mos管提升到上层cell中才可以提取正确。 LVS Runset培训5： 如果没有pcell库，该如何对LVS Runset进行验证？ 如何在scout工具中设置LVS器件的模板，自动变化尺寸 如何在scout工具中自动生成gds和cdl的test pattern，并自动验证其正确性？ 针对任意器件类型的LVS验证。 RCX Runset培训1： 寄生参数提取的三维和准三维基本原理是什么？为什么准三维的精度有误差？ 如何描述工艺的cross view的截面图？ 3种主流寄生参数提取工具的工艺描述格式介绍。 如何运行3种主流寄生参数提取工具？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 RCX Runset培训2： 如何验证寄生参数提取的Runset是否准确？ Beol的test pattern是什么结构？组合参数有哪些？精度如何比较？ Meol的test pattern包含了哪些器件？如何通过pcell自动生成这些pattern? 如何分析忽略内部电容和不忽略内容电容的结果？ 如何通过自动化的软件进行寄生参数精度分析？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 RCX Runset培训3： 一个典型的模拟电路例子，通过不同的准三维工具和三维工具进行提取，误差达到了30%，该如何分析这些误差？ 如何避免由于LVS layer的图形overlap定义导致的寄生参数重复提取的问题？ Conformal结构描述犯错的一个典型用例。 由于没有忽略器件内部寄生电容导致结果不准确的典型用例。 5个corner中，RCbest, RCworst的具体含义。 先进工艺中11个corner中的CCworst, CCbest的具体含义。 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 RCX Runset培训4： 如何在版图中直观看到每个寄生参数线网的所有图形？ 如何通过图形直接看到它对应的寄生参数？ 如何分析版图中距离比较近的图形的预估耦合电容是否与提取结果吻合？ Vgds工具如何自动实现上述功能？如何使用该工具的上述功能？ 本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。 RCX Runset培训5： 什么是3D IC， 什么是TSV? 晶圆堆叠的典型应用图示。 主流工具在针对TSV寄生参数提取时的3个弱点，如何克服？ 单个TSV的寄生电容如何考虑耗尽层导致的不同电压下电容值不同？ 多个TSV的寄生电容如何快速通过场求解器计算？ 多个晶圆提取出的网表如何自动合并？什么是基于线网名的合并？什么是基于晶体管提取的坐标合并？二者应用背景是什么？ 针对多个晶圆堆叠的典型计算案例分析。 三维堆叠寄生参数提取全流程总结，解决了主流EDA工具不能解决的弱点，实现了国产EDA工具自主可控。 RCX Runset培训6： RCX Runset验证中为什么要引入RC simplify的概念？ RC Simplify针对寄生电阻短路，寄生电容开路的方法。 图形化工具plumb运行的方法和检查结果分析。 RCX Runset培训7： 一般情况下，采用RC模式是一个折衷的模式，既可以满足精度需求，又能满足效率要求。 如果想进一步优化精度或者效率，则通过具体指定线网名来选择不同线网的提取模式，从而更准确地控制每个节点的提取精度和效率。 RCX Runset培训8： 如何对Via的寄生电容进行自动验证？ 当Via的尺寸不同，电阻率不同时，如何验证其准确性？ 如何实现层次化提取的自动验证？ DFM Runset培训1： DFM命令的用途是什么？为什么引入DFM命令，它与普通命令的不同在哪里？ DFM Property命令的语法及基本含义，单层命令和双层命令的不同在哪里？ DFM Runset培训2： DFM命令常用的测量函数有哪些？ EC和EW的函数用法是什么？ NETID函数的用法是什么？ NETPROPERTY函数的用法是什么？ DFM Stamp的用法是什么？ DFM Runset培训3： DFM Space与普通的INT/EXT/ENC检查有哪些不同？ DFM的ECMAX的用法是什么？ 如何利用DFM命令查中心线对齐的检查？ 如何利用DFM命令计算有源区的累加面积？ DFM Runset培训4： DFM Space与普通的INT/EXT/ENC检查有哪些不同？ DFM的ECMAX的用法是什么？ 如何利用DFM命令查中心线对齐的检查？ 如何利用DFM命令计算有源区的累加面积？ Pcell QA培训： Pcell的验证主要检查哪些内容？ 如何自动获得pcell的cdf参数的最大值和最小值？ 如何进行Full Parameter的检查? 如何进行Connectivity的检查？ 如何进行Layer QA的检查？ 如何进行Simulation QA的检查？ Latch up Rule 规则： 常见的Latch up Rule的几何结构。 阻挡检查或者隔离检查为什么比较难以书写Runset? 为什么需要引入Find Closest Region的命令来书写阻挡检查？ 正对的阻挡和斜对阻挡分别如何检查？ 如何实现Latch up Rule的完整检查？ Latch up Rule 规则2： 如何用主流工具的DFM Space实现Latch up Rule? 它需要用到多条组合命令，有哪些隐患？ 如何克服组合命令的隐患？ DPW计算Wafer中可以放置多少个die： Wafer中计算die个数的参数有哪些？ 如何模拟foundry的工艺加工参数得到die个数? DPW工具的基本功能有哪些？ 采用拟合方法计算案例分析。 Memory Compiler如何定制开发 开发一个独立的memory compiler需要用到哪些步骤？ Gds的自动拼接脚本如何书写？ Cdl的自动拼接脚本如何书写？ 如何对memory自动做仿真？ Memory Compiler的开发端和客户端工具如何生成？
| 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2021-9-29 16:49:52
楼主
