在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dannyduan

[原创] 要做一个12bit SAR ADC, 主流做法都是参照哪篇文章来做的?

[复制链接]
 楼主| 发表于 2021-8-17 13:09:42 | 显示全部楼层


quantus 发表于 2021-8-16 17:50
忘了说了, 这个电阻型的sub dac可以做成cdac, 做成6/6分段的话面积实际很小。 实际的结构是伪差分的,  ...


感谢你的分享。如果做成Bridge 电容结构的话,那就考验电容版图的功力了,这个方式可以考虑。

另外一点,如果DAC 做成redundancy的,这样子在转换的时候是不是对reference 稳定的时间要求就比较宽松了。不知道用分段式的是不是好实现,RC混合式的倒是可以做成redundancy的。需要去考量下reference的能力,和redundancy对于1MHz 采样速度的SAR来讲有没有意思。

采样保持开关,仿真了一下,booststrap的结构明显要好于普通的PN passgate。


发表于 2021-8-17 15:07:59 | 显示全部楼层


quantus 发表于 2021-8-16 17:50
忘了说了, 这个电阻型的sub dac可以做成cdac, 做成6/6分段的话面积实际很小。 实际的结构是伪差分的,  ...


CDAC分段的话两段容易受Bridge电容的寄生和LSB段的寄生的影响而不准确吧?不做校准的话要好好处理电容的寄生和Bridge的寄生。

请教下大神您推荐的论文里DAC的结构没有详细描述,是否有文献资料详细讲了低位采用RDAC高位为CDAC的?谢谢。
发表于 2021-8-17 15:29:21 | 显示全部楼层


dannyduan 发表于 2021-8-17 13:09
感谢你的分享。如果做成Bridge 电容结构的话,那就考验电容版图的功力了,这个方式可以考虑。

另外一点 ...


分段也可以做冗余。做了冗余, 转换周期就多了, 这个时候如果sar逻辑不够快, 冗余带来的速度加成不一定有用。所以可以先搭好逻辑,看看速度是否够10MSPS。做成异步逻辑速度会好一些, 但是要考虑metastability的问题。不做桥接,面积是很大的问题。桥接现在技术很成熟了, 优化一下问题不大。

差分结构,用tg做开关也可以做到11bit。但是电路要做得很对称。
我很好奇你的adc是什么用途的。如果是给mcu用的, 那么系统级做gain和offset校正就是常见操作了。除此之外还可以做平均。当然我所见有限,所说的不一定都对。
发表于 2021-8-17 16:33:46 | 显示全部楼层


quantus 发表于 2021-8-17 15:29
分段也可以做冗余。做了冗余, 转换周期就多了, 这个时候如果sar逻辑不够快, 冗余带来的速度加成不一定 ...


请教下桥接主要需要做哪些优化?

目前我考虑到的主要是LSB段的对地寄生电容、Bridge cap的寄生电容、Bridge电容的不准确会导致两端权重的失配等因素。
发表于 2021-8-17 17:03:09 | 显示全部楼层
最关键的是电容匹配。
做到12bit,非低压的ADC,噪声问题应该不大,实在没做好最坏情况还可以靠多次平均消除。
电容增大可以降低失配,但功耗特别是reference buffer功耗会上去,电容匹配好需要一个好的layout,纯靠堆面积像2001那篇论文一样堆到十几或几十pF,功耗降不下来.
而校准更容易达到低功耗目的。

可以参考这篇论文,虽然是高速低压结构,但是对input buffer,reference buffer,噪声都有提及,也介绍了电容怎么校准。
12b Low-Power Fully Diff Switched cap Noncalibrating SAR ADC with 1MSs_JSSC2001.
 楼主| 发表于 2021-8-17 17:14:43 | 显示全部楼层


quantus 发表于 2021-8-17 15:29
分段也可以做冗余。做了冗余, 转换周期就多了, 这个时候如果sar逻辑不够快, 冗余带来的速度加成不一定 ...


你说的对,我下午想了一下,冗余也是可以做在桥接结构里面的,目前产品中用的采样率不是很高,如你所说也许真的没必要。这次先不考虑异步SAR ADC了,同步的先做好吧。


这个ADC用于测量芯片信息,是有数字控制部分可以处理gain error 和offset,所以这两个我并不是特别担心。但是DNL/INL系统没法处理,所以第一个重要的spec我写的就是DNL/INL,所以目前主要的问题就是电容的匹配和寄生问题导致的丢码,而影响线性度的问题。不知道我这个思路对不对,感觉你对ADC研究还是很深的。


另外想请教你一下,高位有必要用温度计码吗?我看有的设计使用了温度计码,说是提高DNL,但是转换的时候每个MSB bit的电容变化数量并没有因为温度计码而改善,不知道这个DNL是如何改善的。

 楼主| 发表于 2021-8-17 17:17:13 | 显示全部楼层


nanke 发表于 2021-8-17 17:03
最关键的是电容匹配。
做到12bit,非低压的ADC,噪声问题应该不大,实在没做好最坏情况还可以靠多次平均消 ...


感谢分享
文章名字是不是贴错了?和quantus提到的论文是同一个

发表于 2021-8-17 20:35:09 | 显示全部楼层


dannyduan 发表于 2021-8-17 17:14
你说的对,我下午想了一下,冗余也是可以做在桥接结构里面的,目前产品中用的采样率不是很高,如你所说也 ...


测量用的sar, 最重要的指标就是inl了。inl可以做校正, 出厂以后测一遍inl, 然后做基于lut的inl校正即可。针对你的应用你可以参考下LTC2380-24。
 楼主| 发表于 2021-8-17 21:54:58 | 显示全部楼层


quantus 发表于 2021-8-17 20:35
测量用的sar, 最重要的指标就是inl了。inl可以做校正, 出厂以后测一遍inl, 然后做基于lut的inl校正即 ...


非常感谢。从你这里学习到很多,后续有问题,再继续像你请教
发表于 2021-8-18 09:11:24 | 显示全部楼层


dannyduan 发表于 2021-8-17 17:17
感谢分享
文章名字是不是贴错了?和quantus提到的论文是同一个


是贴错了,A 12-bit 104 Ms SAR ADC in 28 nm CMOS for Digitally-Assisted Wireless Transmitters_JSSC.2016.2582861
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:19 , Processed in 0.020663 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表