在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3373|回复: 4

[新手请教]怎样减少macrocell的数量?

[复制链接]
发表于 2007-12-18 09:51:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在quartus下直接用原理图输入电路图,编译后宏单元数量太多,我想减少宏单元的数量,请问该如何解决?谢谢!不甚感激!
发表于 2007-12-18 22:21:25 | 显示全部楼层
原理图有问题吧? 用 Verilog / VHDL输入 试试看.
头像被屏蔽
发表于 2007-12-19 09:52:54 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-12-19 15:57:19 | 显示全部楼层

呵呵,这就难搞了吧。。

大家一般都是用语言描述的。。然后在QUARTUS的综合里会吧描述的语言内容转换成实际电路。。。
楼主强悍啊,直接用硬件来描述。。。汗啊。。。那怎么改啊。。。不如换个思考方法,吧你要实现的功能用软件语言来描述,看看QUARTUS综合效果的宏单元会不会减少哦~~~
哎。。。我也想用硬件来描述。。。。可惜。。。。俺的数字电路设计能力不忍目睹啊。。
 楼主| 发表于 2007-12-20 13:28:42 | 显示全部楼层
谢谢楼上的三位!我试着改一下吧  我原以为直接用原理图输入能减少宏单元呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:59 , Processed in 0.021302 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表