在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: everlasting0

[求助] SSPLL无法锁定的问题

[复制链接]
发表于 2023-11-1 16:52:22 | 显示全部楼层


你好,我的也是这样,virtuoso版本升级之后就没有pll选项了,目前也是出现跟楼主一样的情况,采样电平来回摆动,请问你有解决吗
回复 支持 反对

使用道具 举报

发表于 2023-11-6 15:50:24 | 显示全部楼层


   
yugi99 发表于 2023-11-1 16:52
你好,我的也是这样,virtuoso版本升级之后就没有pll选项了,目前也是出现跟楼主一样的情况,采样电平来 ...


调节你的滤波器参数
回复 支持 反对

使用道具 举报

发表于 2024-3-16 15:58:26 | 显示全部楼层
你好,我也遇到了类似的问题,采样电压一直在振荡,环路没办法锁定,有什么解决问题的思路吗
回复 支持 反对

使用道具 举报

发表于 2025-7-21 21:15:12 | 显示全部楼层
和楼主在搭同一个结构,频率为2 GHz,在采样锁定后出现了这样的波形,初步认为问题在于VCO输出占空比或VCO和SSPLL之间的Buffer结构的问题,因此想请教一下楼主的VCO和Buffer结构
屏幕截图 2025-07-21 211055.png
回复 支持 反对

使用道具 举报

发表于 2025-7-26 14:56:50 | 显示全部楼层


   
Richardcdc 发表于 2025-7-21 21:15
和楼主在搭同一个结构,频率为2 GHz,在采样锁定后出现了这样的波形,初步认为问题在于VCO输出占空比或VCO ...


我分别仿真分析后发现是下一级Chargepump的输入负载不匹配导致的,通过降低下一级的输入电容,让采样电容占主导,可以一定程度解决这个问题
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 22:00 , Processed in 0.017059 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表