设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog for RTL model

12 / 2 页

发新帖

楼主: carp

[资料] System Verilog for RTL model

发表于 2021-10-1 13:16:22 | 显示全部楼层

New information ?

回复支持反对

发表于 2021-10-1 13:45:04 | 显示全部楼层

thanks

回复支持反对

发表于 2021-10-1 19:17:39 | 显示全部楼层

是英文的。。。。。

回复支持反对

prabakaran_vlsi

发表于 2021-10-3 12:25:24 | 显示全部楼层

thanks for the files

EETOP创芯人才网职位发布入口

回复支持反对

逗逗爱学习

发表于 2021-10-13 11:30:57 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-10-14 15:19:22 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-14 15:20:11 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-2 14:49 , Processed in 0.017540 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表