栅压自举开关如何改进？

方块forever · 发表于 2021-5-18 17:20:26

vaeping123 发表于 2021-5-18 10:37
嗯嗯，我放了Vgs，大概是从1.7v到1.65v左右，线性度一般。我做fft的话是采了1024个点仿的，降低频率之后 ...

你能把FFT的的结果贴上来看一下吗？我也不是很清楚哪里出问题了。你可以检查一下在Vg下降时（开关断开的时候），电路中有没有别的什么地方还在工作影响了采样的精度。
或者增加track的时间，让输出多一点时间follow输入。
或者尝试减小load cap, 看能不能好一点。
你的输入频率是多少？是fin = m/1024fs 吗？

方块forever · 发表于 2021-5-18 17:21:57

等一下，我刚看到你的NMOS采样管怎么还和一个PMOS采样管并联？为什么要这样做？

vaeping123 · 发表于 2021-5-21 08:59:25

方块forever 发表于 2021-5-18 17:20
你能把FFT的的结果贴上来看一下吗？我也不是很清楚哪里出问题了。你可以检查一下在Vg下降时（开关断开的 ...

输入频率是固定的么？我采样速度是100M，请问fin要多少才行，扫描输出fft的时候取多少时间？我不确定他们之间的关系
这是fft结果，只有40dB，我看论文中的是有80+dB，所以不太清楚问题在哪

vaeping123 · 发表于 2021-5-21 09:02:37

方块forever 发表于 2021-5-18 17:21
等一下，我刚看到你的NMOS采样管怎么还和一个PMOS采样管并联？为什么要这样做？ ...

哦哦这个并联的pM OS是为了消除电荷注入效应，nmos的流出被pmos吸收掉，同时两个管子并联的话可以降低采样管的电阻，降低信号衰减

Yoo3245 · 发表于 2021-5-21 21:10:29

来学习一下，最近正在调

方块forever · 发表于 2021-5-22 01:07:37

本帖最后由方块forever 于 2021-5-22 01:11 编辑

这里不需要并联PMOS了，做FFT可以参考这个文档。你的FFT频谱看着不太对，你看看去掉PNOS管之后会不会好

Aiden_yq · 发表于 2021-5-22 09:31:59

曲线上升不够，可以调一下关键管子的宽长比，仿真时可以测一下差分的性能如何

vaeping123 · 发表于 2021-5-23 09:04:11

方块forever 发表于 2021-5-22 01:07
这里不需要并联PMOS了，做FFT可以参考这个文档。你的FFT频谱看着不太对，你看看去掉PNOS管之后会不会好 ...

去掉PMOS好像影响不大，应该是我FFT变换的问题，我去范围不同和采点数不同，他的频率特性也不同

vaeping123 · 发表于 2021-5-23 09:52:52

方块forever 发表于 2021-5-22 01:07
这里不需要并联PMOS了，做FFT可以参考这个文档。你的FFT频谱看着不太对，你看看去掉PNOS管之后会不会好 ...

去掉之后波形好像更好一点，不过FFT仿真可能是有问题的，应该是我的采样速度和设计要求跟FFT变换的范围和采样点有关。

vaeping123 · 发表于 2021-5-23 09:59:25

Aiden_yq 发表于 2021-5-22 09:31
曲线上升不够，可以调一下关键管子的宽长比，仿真时可以测一下差分的性能如何 ...

采样管的栅长对曲线上升影响不大，对关断时节点有一些影响

[求助] 栅压自举开关如何改进？

点评

站长推荐 /1