版图LVS验证问题，高压MOS管的连接出错

carain · 发表于 2021-5-19 08:43:57

YooJio 发表于 2021-5-18 11:36
上面三个管子是低压pmos b都接的是VDD

那你最好去看一下design manual，看一下那个管子的剖面图，研究一下那个B端到底是不是衬底

比企鱼 · 发表于 2021-5-22 10:05:49

YooJio 发表于 2021-5-18 11:39
我不太明白软连接的意思但是隔离环应该没有我觉得缺一个这样的东西所以连接出错了但是我没见过保护环 ...

就是softck

比企鱼 · 发表于 2021-5-22 10:06:39

比企鱼发表于 2021-5-22 10:05
就是softck

就是不同的well没有隔离

存在感 · 发表于 2021-5-25 09:13:51

YooJio 发表于 2021-5-18 11:42
看了好多层感觉好像是井没有连到一起我再试试

还是我真相了，前端做设计不学习好工艺，做高压工艺还这么粗心大意。这小坑给你挖的，给项目组就是挖的大坑。

Sarahlln · 发表于 2021-6-15 13:59:41

YooJio 发表于 2021-5-18 14:22
这里的衬底都是接地的但是有上面三个高压管的源端没有接地，如果默认源体相连，那么只要源体连的不一样 ...

我最近遇见一个电路，一会源衬相接且不接地，一会源衬不相接，衬底接地，什么情况都有，我也很迷惑

[求助] 版图LVS验证问题，高压MOS管的连接出错