native nmos 隔离问题

rzx

各位大大好，
我在用０１８的native nmos用来做些特别的器件，可能会摆的比较的密。我发现通正电压到其中的一个的时候，另外的nmos也会产生电流，因为基底是连在一起的。我想问有没有办法可以隔离来减少他们的交流，例如用dnw和nw ring之类的有用吗？谢谢

liux100

native nmos之间的背栅psub是弱导电的，必需要做好隔离。

liux100

native nmos的pwell（背栅）必需独立，否者会相互漏电。

rzx

liux100 发表于 2021-5-15 09:24
native nmos的pwell（背栅）必需独立，否者会相互漏电。

native nmos 不是用p- substrate作做channel吗，他们没有pwell implant, 这样不是会直接接触到基底吗？

我是白小白

liux100 发表于 2021-5-15 09:23
native nmos之间的背栅psub是弱导电的，必需要做好隔离。

您的意思是native管子要画双保护环是吗？先画一个P型保护环，然后再画一个N型保护环，这样就把native的衬底隔离开了。

比企鱼

native nmos一般都是用来做电容吧，距离太近确实会漏电

rzx

我是白小白 发表于 2021-5-17 11:27
您的意思是native管子要画双保护环是吗？先画一个P型保护环，然后再画一个N型保护环，这样就把native的衬 ...

这样的话我如果有两个靠近的native的管子，他们都带双保护环，是不是他们之间就几乎没有漏电了，谢谢解答

rzx

我们想利用native管子的漏电，但是现在就是不同native 管子之间相互漏电比较麻烦

SLIJ

在两个native nmos 的pwell外围DNW，并将DNW的电压接到高电平，应该可以减少漏电

海阔天空——飞

rzx 发表于 2021-5-15 09:32
native nmos 不是用p- substrate作做channel吗，他们没有pwell implant, 这样不是会直接接触到基底吗？
...

natvie mos做在deep NWELL里的PSUB中。