求有用过UMC65工艺的大哥们，请教下lvs报错的情况

cherry_li · 发表于 2021-5-8 10:20:34

去LVS runset 文件中查看device DIODP_ll 的定义，并结合PDK layout 分析

AEureka · 发表于 2021-5-8 16:30:06

幽影发表于 2021-5-8 09:29
抱歉哈，以我不多的经验来讲，我只能分析到这里了。
可以试试把IPWM就罩在内nwell上，看下有无变化。
一般 ...

好的，谢谢大哥指教

AEureka · 发表于 2021-5-8 17:02:43

cherry_li 发表于 2021-5-8 10:20
去LVS runset 文件中查看device DIODP_ll 的定义，并结合PDK layout 分析

你好，请问下lvs runset的路径是在哪里吗
现在组里的pdk里只找到这一个runset如下图

我们组用的umc65 pdk的目录和该pdk下的LVS文件如下：

直接搜索没有找到runset

cherry_li · 发表于 2021-5-10 10:25:25

就是lvs 文件，你跑lvs不是会用到foundry提供的lvs cmd 吗？就是这个cmd 文件里面有各种器件的定义。

AEureka · 发表于 2021-5-10 15:15:42

cherry_li 发表于 2021-5-10 10:25
就是lvs 文件，你跑lvs不是会用到foundry提供的lvs cmd 吗？就是这个cmd 文件里面有各种器件的定义。 ...

谢谢回复，我跑LVS的文件是这个

但是找diodp_ll也没有关于层级的定义，后来我组里师兄告知才知道有user manul

，刚开始啥都不知道
以下为user manul关于diodp_ll的各层layer，但是我对比我自己画的跟调用的，也没缺失必要的layer，至今仍未排查出问题

dqyang · 发表于 2021-5-11 08:59:23

这个diode是check nw的面积和周长的，你直接共用了nw肯定报错了。要么别共用nw，要么把rule文件check nw的面积周长的定义屏蔽了

cherry_li · 发表于 2021-5-11 09:30:06

AEureka 发表于 2021-5-10 15:15
谢谢回复，我跑LVS的文件是这个
但是找diodp_ll也没有关于层级的定义，后来我组里师兄告知才知道有user m ...

楼主就是这个文件，文件中有个device（diodp-ll） ....的定义这个dio的主体以及端口以及其相关property（Area，perimeter等），去分析是哪一个因素导致的器件无法正常识别。

AEureka · 发表于 2021-5-11 10:38:27

dqyang 发表于 2021-5-11 08:59
这个diode是check nw的面积和周长的，你直接共用了nw肯定报错了。要么别共用nw，要么把rule文件check nw ...

谢谢回复，您是指两个diode:diodp_ll和diodnw_ll共用NWLL造成的报错吗，但是我看别人文章的Layout剖面图确实是这样画的

图1

现在发现问题是diodp_ll上的DIFF问题导致的LVS过不了，如下图2中间的diodp_ll和diodnw_ll都可以识别，基本可以确定是DIFF导致的LVS面积报错；
但现在是想继续在图1中间的PWELL上做其他结构，那DIFF势必不可能这么大，那怎么处理这个DIFF的问题，是改schematic中的参数吗，还是改LVS中关于diodp_ll的面积约束呢？

图2

另外这层DIFF影响的是什么呢，如果DIFF过小是会改变图1中的PW面积吗？DIFF的实际作用是什么呢？

AEureka · 发表于 2021-5-11 10:44:33

cherry_li 发表于 2021-5-11 09:30
楼主就是这个文件，文件中有个device（diodp-ll） ....的定义这个dio的主体以及端口以及其相关property（ ...

谢谢回复，经过排查已经确定是DIODP_LL的DIFF面积跟schematic对不上，导致LVS的面积报错；
但现在想继续在这个DIFF上做其他结构，那DIFF的面积势必不能这么大，是要修改schematic中diodp_ll的面积合理，还是改LVS的约束合理点，如果改schematic的面积的话会不会影响实际流片中下图的PW没那么大，而是DIFF所设定的大小？

cherry_li · 发表于 2021-5-11 11:55:34

AEureka 发表于 2021-5-11 10:44
谢谢回复，经过排查已经确定是DIODP_LL的DIFF面积跟schematic对不上，导致LVS的面积报错；
但现在想继续 ...

方便把diodp的device定义发出来看看嘛？包括property那部分，应该可以看到dio area是算的谁的面积。真实物理上dio的有效面积应该是PW的面积，但是可能PDK和model设计时是以DIFF的面积为参考计算的。这样的话，layout必须完全参考PDK的画法才能保证model的准确。如果电路中确实需要这个面积的dio，那layout应该对应sch去调整DIFF的面积，这样才能met 到model，达到设计预期。话说回来，这种dio PDK一般不是会支持W/L吗？layout 按照电路中W/L来画就好了~

[求助] 求有用过UMC65工艺的大哥们，请教下lvs报错的情况

站长推荐 /2