在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 一声叹息

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

[复制链接]
发表于 2003-10-31 15:08:40 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

可以自己做吗,如果协议很熟的话,应该不会很困难
 楼主| 发表于 2003-10-31 15:20:31 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。



下面引用由danielmann2003/10/31 03:05pm 发表的内容:
我都不知道自己该做哪一个?iic还可以报名马??急问!!

可以,你先报上来吧。
 楼主| 发表于 2003-10-31 15:21:13 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。



下面引用由greenpine2003/10/31 03:08pm 发表的内容:
可以自己做吗,如果协议很熟的话,应该不会很困难

如果要求自己做,也可以。
发表于 2003-10-31 15:24:15 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

谢谢一声叹息。 可是,iic我以前没有用过,协议不熟,还是先做个简单的巴,免得脱别人的后腿。
 楼主| 发表于 2003-10-31 15:33:34 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

[这个贴子最后由一声叹息在 2003/10/31 03:37pm 第 1 次编辑]

那你就先说明一下你使用的语言、惯用平台、email吧。
关于说明在 《设计题目:I2C控制器 》里有协议规范。
链接:http://www.eetop.com.cn/cgi-bin/topic.cgi?forum=24&topic=6&show=0
发表于 2003-10-31 15:34:12 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

我用vhdl,verilog也看过,但没有真正做用之做过设计!
发表于 2003-10-31 15:34:48 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

其实你可以自己做一些小东西,原来我学vhdl的时候,每个设计都叫exam+数字,后来做了两屏多
发表于 2003-10-31 18:24:15 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

以前用单片机做过i2c的应用,感觉比较简单
vhdl和sch方式都做过小东西,不知道用逻辑输入的方式能不能做出来,希望可以用这种方式做到最简.
发表于 2003-10-31 18:45:10 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

  这个应该不是很困难的,拿我所熟悉的Altera器件来说,大家用的比较多的可能是LPM_RAM等,这些东西都可以自己写,只要看看Datasheet的说明,照葫芦画瓢即可:)其他的也可如此,应该不难。如果有困难,发上来我们讨论讨论,应该可以解决吧:)
  附带多说一句:看到有这么多人愿意参加,很高兴。不过,我们不是写C语言代码或什么其他的东西,而是实现电路,写Verilog或VHDL时应该想到的是电路,而不是简单的逻辑。我们这里的说法是先有电路后有代码,想提醒大家注意。当然,希望Verilog中也尽量避免出现如and A1(...)等门模型语句。
  这里高手很多,我呢,就班门弄斧一把,胡说几句,见笑。
  

下面引用由greenpine2003/10/31 01:43pm 发表的内容:
所有的东西都需要自己做,可能工作量比较大

发表于 2003-10-31 19:08:01 | 显示全部楼层

I2C设计分组进入倒计时,先听听大家的意见,详情见内。 -- 注意2003-11-1更新版。

有些东西是自己做不了的。比如ram,不光是逻辑上的问题,必须有相应的物理器件对应。
我提个建议:
由联盟来做一些常用的可综合的库,例如ram,和fifo等(实际上是调用LPM等厂家提供的库),针对xinlix,altera,或者aisc的工艺各做一套,然后在上面再封装一层,就是说包装一下,设计里调用这个“封装”,综合时设置为black box。布线或仿真时只要将联盟的库加到指定路径即可。这样的话既保证可移植性(因为大家都只调用封装),又不必做额外的工作。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:29 , Processed in 0.026797 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表