大电容负载的Buffer如何设计环路补偿？

lwhlwh612 · 发表于 2021-4-25 09:14:08

xuwenwei 发表于 2021-4-25 08:37
楼主分享的那个网站的文章里面只是提到了miller电容的一些东西，实际如果主极点放在外面的话 miller电容越 ...

ADI的做法就是ahuja结构，输出PAD反馈到EA第一级(两级折叠cascode)的cas管Source端。

2013102063 · 发表于 2021-4-25 09:22:15

0.1~10uf 这种负载，如果采用的是三级运放类型，频率补偿采用NMCF/NMCFNR/TCFC等都可以的，一般带宽就1~2M，但是带载能力很强，关键是做ref-buffer，是失调的温飘怎么搞，这个必须要做小，1mV以下

lwhlwh612 · 发表于 2021-4-25 09:44:26

hezudao 发表于 2021-4-23 22:03
但是ADI的电路实际上用了Miller，Datasheet里面却说增大CL可以提高稳定性。所以矛盾了，让我不知所措。不矛 ...

你好，请问是多级补偿吗？3级以上不都是用Nested Miller Compensation吗，但是那样做的目的不也是将主极点放在第一级输出节点吗？

还希望能够详细说说

xuwenwei · 发表于 2021-4-25 10:07:32

lwhlwh612 发表于 2021-4-25 09:14
ADI的做法就是ahuja结构，输出PAD反馈到EA第一级(两级折叠cascode)的cas管Source端。
...

如果是这样其实也不知道你反向的这个产品的主极点在哪里吧可能主极点已经在里面了为了获得较好的瞬态响应吧

lwhlwh612 · 发表于 2021-4-25 10:27:10

2013102063 发表于 2021-4-25 09:22
0.1~10uf 这种负载，如果采用的是三级运放类型，频率补偿采用NMCF/NMCFNR/TCFC等都可以的，一般带宽就1~2M ...

目前看下来，整体等效为一个两级运放，用的是Miller的补偿方案，带宽300K左右。

对于Offset，因为是闭环情况，所以环路增益足够高能够使得两端钳位足够小，进而开环状态下的失调误差能够被抑制。

lwhlwh612 · 发表于 2021-4-25 10:32:34

xuwenwei 发表于 2021-4-25 10:07
如果是这样其实也不知道你反向的这个产品的主极点在哪里吧可能主极点已经在里面了为了获得较好的瞬态 ...

通过算节点的等效RC，明显EA第一级输出节点会比输出节点大太多，所以主极点位置肯定是在内部的。但是Datasheet上却说增大CL能够提高稳定性，所以我关注的矛盾点在这里。

xuwenwei · 发表于 2021-4-25 10:53:10

本帖最后由 xuwenwei 于 2021-4-25 11:00 编辑

lwhlwh612 发表于 2021-4-25 10:32
通过算节点的等效RC，明显EA第一级输出节点会比输出节点大太多，所以主极点位置肯定是在内部的。但是Data ...

猜测：会不会其实该电路本身是为了无负载电容而设计的，所以当你的负载电容太大的话，内部的miller补偿可以忽略，越大自然越稳定，当然我这个假设是外部的电容大到miller的效果降低了的情况

另，我在看一篇文章，里面说开始主次极点决定的话，加miller电容是不会改变主次极点位置的，不知道怎么理解

[求助] 大电容负载的Buffer如何设计环路补偿？