大电容负载的Buffer如何设计环路补偿？

lwhlwh612

各位前辈，
      最近在进行Reference Chip的设计，其中的输出级Buffer需要驱动一个0.1uF~10uF的负载电容。buffer结构可以简化为一个两级运放，类似LDO的机构。目前遇到一些环路补偿上的问题，一直没有得到解决。

问题背景：在官方Chip Datasheet中有写增大输出电容CL减小ESR能够增强稳定性、提高瞬态特性，说明主极点应该是在输出节点。但是电路结构使用Miller，第二级增益高达160dB，等效到第一级输出节点的电容将高达300uF以上，无论如何主极点都会是在第一级，而不会是输出节点。
                在设计阶段，我是希望主极点在输出节点的，这将带来三个好处：1.增大CL会增强稳定性；2.可以与Buffer输出电阻形成天然RC-LPF，能够抑制输出噪声水平；3.增大CL能够提高瞬态特性。


问题：所以，要将主极点设计在输出节点，那么：1.还能使用Miller补偿方案吗？
                                                                      2.不能使用Miller，那么使用什么补偿方案更好？(可能为了提高环路增益，需要内部设计更多增益级，但假设寄生极点在带外)


希望有做过的朋友，能一起讨论一下，谢谢！

acging

1 不能用
2 一般用ESR和CL造零点抵消内部极点。
第二级160dB有点猛啊，走了多少电流啊？

lwhlwh612

acging 发表于 2021-4-23 17:31
1 不能用
2 一般用ESR和CL造零点抵消内部极点。
第二级160dB有点猛啊，走了多少电流啊？ ...

但是ADI的电路实际上用了Miller，Datasheet里面却说增大CL可以提高稳定性。所以矛盾了，让我不知所措。
160dB是内部主信号通路上有3个增益级叠上去的。整体功耗500uA/5V

虎大王

不如指明reference datasheet，再做讨论。因为你目前的一些讨论条件是正确的吗，严重怀疑。

lwhlwh612

虎大王 发表于 2021-4-23 17:52
不如指明reference datasheet，再做讨论。因为你目前的一些讨论条件是正确的吗，严重怀疑。 ...

ADI-ADR3525

虎大王

lwhlwh612 发表于 2021-4-23 17:52
但是ADI的电路实际上用了Miller，Datasheet里面却说增大CL可以提高稳定性。所以矛盾了，让我不知所措。
1 ...

看了他们datasheet，没有什么160db这种东西。你们是在反向？？
如果就是简单二级运放，miller补偿，那确实增大CL不应该能改善稳定性。

lwhlwh612

虎大王 发表于 2021-4-23 18:17
看了他们datasheet，没有什么160db这种东西。你们是在反向？？
如果就是简单二级运放，miller补偿，那确 ...

确实在做逆向分析，所以160dB纯粹是仿真出来的结果，电路结构看下来就是等效为主环路Miller补偿的两级运放。所以仿真结果和Datasheet描述存在矛盾，分析无法继续进行。

lwhlwh612

突然看到一篇文章，还没看完，但是确实再说我目前这个问题的，希望有兴趣的朋友可以参考一下，一起讨论：http://www.elecfans.com/d/672536.html

hezudao

但是ADI的电路实际上用了Miller，Datasheet里面却说增大CL可以提高稳定性。所以矛盾了，让我不知所措。不矛盾，有个东西叫cascade miller. 搞懂了就好做了

xuwenwei

楼主分享的那个网站的文章 里面只是提到了miller电容的一些东西，实际如果主极点放在外面的话 miller电容越大越不好，越小也没效果的吧如果是ahuja 连接方法的miller电容 其实也是会把主极点放在第一级而非输出级的，所以主极点放在输出的话，miller其实可以不用。