设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 用VerilogHDL语言设计分频器和32位计数器

1 2 3 4 5 678 / 8 页下一页

发新帖

楼主: dianzifun

用VerilogHDL语言设计分频器和32位计数器

发表于 2013-2-25 10:35:05 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2013-2-25 12:27:17 | 显示全部楼层

刚好课程设计有用

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-3-29 10:19:19 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2013-3-31 22:03:46 | 显示全部楼层

回复 1# dianzifun

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-9-10 21:29:39 | 显示全部楼层

下下来看看

EETOP创芯人才网简历投递入口

回复支持反对

自由自在飞

发表于 2013-9-19 16:18:43 | 显示全部楼层

了解下吧。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-9-23 15:14:27 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-3-3 10:48:15 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-3-3 14:02:12 | 显示全部楼层

:)

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-3-3 14:57:04 | 显示全部楼层

好东西下了谢谢

回复支持反对

1 2 3 4 5 678 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 17:50 , Processed in 0.021411 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表