设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 用VerilogHDL语言设计分频器和32位计数器
12345678下一页
返回列表 发新帖
楼主: dianzifun

用VerilogHDL语言设计分频器和32位计数器

[复制链接]
masonsrrc
发表于 2012-1-4 08:34:24 | 显示全部楼层
tHANK YOU FORU SHARE!!!!
回复 支持 反对

举报

liugaba
发表于 2012-6-28 18:02:29 | 显示全部楼层
多谢分享
回复 支持 反对

举报

wanyewmun
发表于 2012-7-5 21:33:27 | 显示全部楼层
thanks you
回复 支持 反对

举报

flkq1989
发表于 2012-7-14 20:39:00 | 显示全部楼层
正好要用哦
回复 支持 反对

举报

dofazhzi
发表于 2012-9-5 18:26:20 | 显示全部楼层
对于设计有一定的辅助作用，感谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

曾义和
发表于 2012-10-16 10:57:37 | 显示全部楼层
多谢了！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

发表于 2012-11-26 16:11:24 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hui890
发表于 2012-11-27 20:09:21 | 显示全部楼层
下载看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

maws
发表于 2013-1-11 20:37:03 | 显示全部楼层
xiexie,xialaikankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

maws
发表于 2013-1-11 20:37:28 | 显示全部楼层
kankan zhenbdiofvfdkavb;dfla,dhsvjkfdl
回复 支持 反对

举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 17:54 , Processed in 0.022755 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表