在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1423|回复: 1

[求助] sigma delta adc 连续时间 DAC 比较器

[复制链接]
发表于 2021-3-8 17:23:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求问continuous time sigma delta adc中的excess loop delay为何总是考虑dac的delay而不是考虑quantizer的delay(比如comparator)?
 楼主| 发表于 2021-3-10 08:57:40 | 显示全部楼层
the important quantity in a ct sigma delta modulator is the “loop delay”,which we define as the total delay between the sampling clock edge and the edge of the DAC output。the quqntizer delay and the DAC delay are often represented by a single delay block,and the combination of these two delays is often referred to as the sigma delta modulator 's excess loop delay.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 15:44 , Processed in 0.015138 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表