在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6593|回复: 20

[求助] 求教!!用innovous 给时钟信号线加sheilding总短路。

[复制链接]
发表于 2021-2-22 10:29:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
之前用encounter,相同的LEF文件,init_design后不仅有pin的metal,还有一些阻挡层就是在LEF里是OBS的铝都能看到,用innovous导入以后,只有pin的metal可以看到了,而且布线时,我给时钟信号线加sheilding,最后布线出来的结果是时钟信号线总是与OBS的铝短路。如果不加sheilding,就没有时钟线短路的情况发生。是我sheilding加的不对?还是init_design时LEF的问题?
发表于 2021-2-22 10:39:15 | 显示全部楼层
显示问题可以查看一下工具右侧的显示栏,确认是否显示完全。时钟绕线时可以采用NDR规则。。在工具计算DRC时会将NDR规则考虑进去。。避免short。。(查看是否存在真实绕线绕不通问题)
 楼主| 发表于 2021-2-22 14:07:25 | 显示全部楼层


cliff123 发表于 2021-2-22 10:39
显示问题可以查看一下工具右侧的显示栏,确认是否显示完全。时钟绕线时可以采用NDR规则。。在工具计算DRC时 ...


单元显示的问题已找到,谢谢!既然cell的OBS的metal有,布线密度也不大,为什么还是会短路呢?开始用NDR  RULE,短路情况很多,现在不用NDR RULE ,只加shielding ,用命令create_route_type -name top_rule -top_preferred_layer METAL4 -bottom_preferred_layer METAL3 -preferred_routing_layer_effort medium -prefer_multi_cut_via -shield_net VSS 布线出来以后,在接触发器的CP端附近从METAL2跳到METAL3时,本来只要VIA23 就够了,但是它还多了一个 VIA12的孔,这个VIA12的孔导致短路。
发表于 2021-2-22 14:25:50 | 显示全部楼层


daiyuerong 发表于 2021-2-22 14:07
单元显示的问题已找到,谢谢!既然cell的OBS的metal有,布线密度也不大,为什么还是会短路呢?开始用NDR  ...


我建议,你查看布线资源,是否可以布线布的通。看你发的命令,目前没察觉到那里有问题。你后面提到的这个VIA12的孔,很奇快,你metal1部分是什么样的线工具为什么要这样去做?有截图可以看吗
 楼主| 发表于 2021-2-22 17:54:14 | 显示全部楼层


cliff123 发表于 2021-2-22 14:25
我建议,你查看布线资源,是否可以布线布的通。看你发的命令,目前没察觉到那里有问题。你后面提到的这个 ...


QQ图片20210222134514.jpg              QQ图片20210222134529.jpg
 楼主| 发表于 2021-2-22 17:58:34 | 显示全部楼层
从布线结果看,紫色高亮旁边的VIA12,根本没必要,那里是METAL2到METAL3的VIA23的地方,多了这个VIA12,导致信号线短路和其他DRC的问题
发表于 2021-2-23 17:42:49 | 显示全部楼层


daiyuerong 发表于 2021-2-22 17:58
从布线结果看,紫色高亮旁边的VIA12,根本没必要,那里是METAL2到METAL3的VIA23的地方,多了这个VIA12,导 ...


建议查看一下连接关系,,第二张图显示是spacing的问题。两条线都是真实存在的。第一张图看打孔附近有好几层金属,不知道是否由于其他的引起的。。另外,可以尝试手动删除之后,手动画线来看看,是否正常。
 楼主| 发表于 2021-2-24 09:59:34 | 显示全部楼层


cliff123 发表于 2021-2-23 17:42
建议查看一下连接关系,,第二张图显示是spacing的问题。两条线都是真实存在的。第一张图看打孔附近有好 ...


感觉是由于create_route_type -name leaf_rule -bottom_preferred_layer METAL3导致的,后面设成METAL2,就没有了多打VIA12的问题,但是shield的VSS的METAL1总是和后面加DCAP电容的METAL1短路,加FILL时用了setFillerMode -add_fillers_with_drc false -check_signal_drc true,还是短路
发表于 2021-2-24 10:41:51 | 显示全部楼层


daiyuerong 发表于 2021-2-24 09:59
感觉是由于create_route_type -name leaf_rule -bottom_preferred_layer METAL3导致的,后面设成METAL2, ...


你的意思是你的DECAP和vss地短路?、decap是定制的?还是库里面的。如果是库里面就是放在rail中。不应该会和地短路啊
 楼主| 发表于 2021-2-24 13:50:42 | 显示全部楼层


cliff123 发表于 2021-2-24 10:41
你的意思是你的DECAP和vss地短路?、decap是定制的?还是库里面的。如果是库里面就是放在rail中。不应该 ...


QQ图片20210224134527.jpg                 QQ图片20210224134517.jpg DCAP是库里面的,是DCAP带的METAL1和shield的VSS的METAL1短路或者有DRC的问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 20:36 , Processed in 0.026690 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表