在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1723|回复: 1

[求助] DC分析时序为啥有时从下降沿开始分析?

[复制链接]
发表于 2020-12-26 17:36:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sunshuo571116 于 2020-12-26 17:54 编辑

各位大佬,本人刚接触DC综合,发现我在代码里将输入时钟直接反向后输出,DC分析时序时这条路径是从下降沿开始分析的,谁能详细解释一下这种情况?顺便问一下,这种输出端口的set_output_delay该如何约束,这个端口输出后是没有下一级DFF的,所以最后我给弄了个虚拟时钟,不知道对不对?所以像这种电平敏感的寄存器输出该怎么约束呢?
捕获.PNG
 楼主| 发表于 2021-1-3 21:51:22 | 显示全部楼层
我发现如果在一个时钟周期内信号变化多次(比如时钟上升沿变一次,下降沿再变一次),那么DC工具好像每一次的变化都会去分析,而非只分析其中一次的变化(如上升沿或下降沿时的变化),只是在report_timing时报出时序最差的分析。可以通过report_timing -delay_type max_fall/max_rise/min_fall/min_rise 去查看每一次变化的分析
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:17 , Processed in 0.016507 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表