请问怎么把DC综合之后的网表转换成spectre的网表，再跟其他模拟电路一起仿真呢

zxtzxtzxt · 发表于 2022-4-18 11:56:19

duanai8246 发表于 2020-12-26 18:44
请问标准单元的OA库是哪个呀，我看了好久，好像没找到有标准单元的schematic。。
cdl里有网表，symbol里 ...

您好，请问这步您是怎么做的

阿炜 · 发表于 2022-4-18 20:27:39

zxtzxtzxt 发表于 2022-4-18 11:56
您好，请问这步您是怎么做的

把cdl文件描述的标准单元转换到标准单元库
看这个上传的附件吧，这个帖子前面说的把cdl转换成OA再把symbol转换成OA是刚开始探索的时候用的，后来发现cdl转换的时候可以自动生成symbol

mldxl. · 发表于 2023-7-13 20:41:09

jake 发表于 2020-12-8 21:01
自建一个库，专门用来放转成原理图的数字电路。
其他按下图填就可以了。

登录/注册后可看大图

你好我想请教一下为什么我的导入之后只有三个选择路径而且导入成功之后只有symbol

mldxl. · 发表于 2023-7-13 21:14:50

jake 发表于 2020-12-8 04:30
方法有好几种。
数字电路很小，在 Cadence CIW，File - Import - Verilog。这样其实把Verilog netlist转 ...

你好博主按照你的教程现在已经把verilog转换成了symbol但是不显示电路图能方便指教一下吗？

登录/注册后可看大图

逐末 · 发表于 2023-9-13 15:58:54

学习学习

marco_zhang · 发表于 2024-5-15 18:48:45

mark，导入综合后的网表成schematic。另：为了不产生ipin.opin.iopin, 需要在reference libraries里添加basic 库。

[求助] 请问怎么把DC综合之后的网表转换成spectre的网表，再跟其他模拟电路一起仿真呢