在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7875|回复: 25

[求助] virtuoso画版图时,NMOS的sub总是无法连在GND上

[复制链接]
发表于 2020-12-7 00:09:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
virtuoso画版图时,NMOS的sub总是无法连在GND上,但是外围都有M1_SUB的通孔了,并且外围的M1都在GND上,工艺是tsmc18。希望大佬求助!
11.bmp
发表于 2020-12-7 09:16:46 | 显示全部楼层
这画的啥,sub应该都连上了,但是为什么不画成finger
发表于 2020-12-7 09:24:40 | 显示全部楼层
额  请问你验证跑了吗?是否可以通过?这个连线有时候我是不怎么相信的
发表于 2020-12-7 09:45:48 | 显示全部楼层
你的n注入p注入层次能打开看看吗,谢谢。
 楼主| 发表于 2020-12-7 12:29:28 | 显示全部楼层


litong717 发表于 2020-12-7 09:45
你的n注入p注入层次能打开看看吗,谢谢。


你好,这个层次要如何看呀,我太菜了。。
 楼主| 发表于 2020-12-7 12:33:52 | 显示全部楼层


wx148520 发表于 2020-12-7 09:24
额  请问你验证跑了吗?是否可以通过?这个连线有时候我是不怎么相信的


你好,drc是能过的,但是LVS会报错,所以在排查错误,发现这些都没连上
lvs.bmp
 楼主| 发表于 2020-12-7 12:48:03 | 显示全部楼层


victor0o0 发表于 2020-12-7 09:16
这画的啥,sub应该都连上了,但是为什么不画成finger


管子比较小,就没有画成finger了。。  截图里的是运放里的偏置模块。 所以说这个报错可以不用管是嘛

发表于 2020-12-7 12:49:09 | 显示全部楼层
本帖最后由 wx148520 于 2020-12-7 13:41 编辑


RayMiin 发表于 2020-12-7 12:33
你好,drc是能过的,但是LVS会报错,所以在排查错误,发现这些都没连上


麻烦你把错误展开看一下  还有下面那个softcheck  软连也展开自己点击一下  看看是哪里






图片.png
 楼主| 发表于 2020-12-7 14:52:36 | 显示全部楼层


wx148520 发表于 2020-12-7 12:49
麻烦你把错误展开看一下  还有下面那个softcheck  软连也展开自己点击一下  看看是哪里


请大佬帮忙看看,感谢!
lvs1.bmp
lvs2.bmp
lvs3.bmp
lvs4.bmp
lvs5.bmp
发表于 2020-12-7 15:14:27 | 显示全部楼层
PMOS有長在NW內嗎?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 13:58 , Processed in 0.022608 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表