ELC工具读入spice模型时不识别包含veriloga的模型

sofa_B

各位大侠，小女子最近在180nm工艺学习使用ELC为实验室建立库，导入厂商提供的对应spectre仿真用的.scs时，ELC报错，关于diode及res模型未定义。
小女子调研后发现该两个模型在.scs文件中时调用了相应的diode.va及res.va的veriloga模型
请问是不是ELC就是无法识别该模型？不知该如何解决？请大侠们指点一二，万分感激。

jake

应该是不支持 Verilog A。器件模型只能是 Spectre 或 SPICE。厂商应该提供所有器件的 Spectre 或 SPICE 型。不妨自己写一个 diode.scs 试试看能不能过。

andyfan

很久以前用过ELC,，快十年前了，ELC本质是产生激励和网表，并整理数据生成.LIB，但自身并不具备仿真功能，仿真本身还是调用仿真器，spectre或者hspice，而这两个仿真器应该都是支持verilogA的。

我建议你保存中间过程，看下LOG报错在哪里，然后直接调用仿真器看哪里报错，我觉得更大可能是调用来调用去的过程中，绝对路径和相对路径的问题。

sofa_B

andyfan 发表于 2020-12-5 16:52
很久以前用过ELC,，快十年前了，ELC本质是产生激励和网表，并整理数据生成.LIB，但自身并不具备仿真功能， ...

您好，非常感谢您的回答。但是应该是ELC自身不识别veriloga的问题，因为问题发生在仿真之前，我刚读入model文件跟设计文件时出现的不识别错误。

sofa_B

jake 发表于 2020-12-5 12:54
应该是不支持 Verilog A。器件模型只能是 Spectre 或 SPICE。厂商应该提供所有器件的 Spectre 或 SPICE 型 ...

好的，非常感谢，我试试。
我在网络上看了下应该很多工艺的电阻（res），二极管（diode）都是用veriloga模型描述的，尽管用的是spectre仿真。我手头的工艺也是这样的，厂商提供的scs里这两个部分都使用了附带的veriloga模型。
我先试试您说的手写个diode.scs试试

jake

sofa_B 发表于 2020-12-5 19:20
好的，非常感谢，我试试。
我在网络上看了下应该很多工艺的电阻（res），二极管（diode）都是用veriloga ...

看来我孤陋寡闻了。 我见过的PDK里器件都是 spectre, hspice 模型，都是这种带工艺参数的。

section dio
//
// **************************************************************W
//                       MODEL OF N+/PW DIODE                   *
// **************************************************************
model ndio diode
+ is   = 4.98e-7*is_d       jsw   = 4.12e-13*jsw_d
+ rs   = 1.0e-10*rs_d       n     = 1.06*n_d                nbv   = 1.06*n_d
+ cj   = 9.81e-04*cj_d      cjsw  = 1.185e-10*cjsw_d
+ bv   = 11.25              area  = 3.78e-8             pj    = 9.59e-4
+ mj   = 0.359              mjsw  = 0.202               pb    = 0.6882682
+ php  = 0.32               trs   = 1.3e-3              tcv   = -8.8e-4
+ cta  = 9.05e-4            ctp   = 8.09e-04            tpb   = 1.49e-3
+ tphp = 8.94e-04           ik    = 1e20                ikr   = 1e10               
+ ibv  = 0.03               tref  = 25                  fc    = 0
+ fcs  = 0                  tlev  = 1                   tlevc = 1
+ xti  = 3                  eg    = 1.17                level = 3  
+ compatible=hspice            minr  = 1e-10
+ bv_max=11.25*0.9


Verilog-A behavioral model见过，还真没见过PDK里提供Verilog-A格式 BSIM4 模型的。

多嘴一句，ELC很老了，在Cadence官网上连手册都找不到了。 现在都用Cadence Liberate了，为啥不考虑直接上 Liberate。  

andyfan

sofa_B 发表于 2020-12-6 09:16
您好，非常感谢您的回答。但是应该是ELC自身不识别veriloga的问题，因为问题发生在仿真之前，我刚读入mode ...

我翻了下我以前项目的笔记，发现下面这段话，可能有用


不知道你是在elccfg里面设置的，还是在setup里面设置的

sofa_B

andyfan 发表于 2020-12-7 16:40
我翻了下我以前项目的笔记，发现下面这段话，可能有用

您好！非常感谢您的回复。附图是我依照《数字VLSI芯片设计-使用cadence和synopsys CAD工具》这本书里的参考写的elccfg文件MODEL文件是在这里直接指定了我们实验室所用的spectre仿真模型的.scs文件。
问题就是发生在这个.scs文件中引用了diode.va以及res.va的veriloga模型使得ELC读取MODEL时不识别这两个模型。
我看了您的附图发觉您定义MODEL文件使用.lib文件的意思吗？
我刚开始做这个，可能问了很迷惑的问题，请见谅。

jake

sofa_B 发表于 2020-12-8 19:43
您好！非常感谢您的回复。附图是我依照《数字VLSI芯片设计-使用cadence和synopsys CAD工具》这本书里的参 ...

估计你是卡在 db_prepare 这一步。 你可以在 ELC 安装路径下找到手册，elcUG.pdf, elctxtcmdref.pdf。  db_preare
- Loading the design and SPICE model data
- Performing circuit recognition
- Creating simulation vectors
- Loading the characterization conditions
- Performing incremental characterization
除非你能找到办法“骗过” db_prepare，否则 Verilog-A 是肯定过不去的。自己写一个 diode.scs, res.scs, 也是为了“骗过” db_prepare, 随后再想办法。
虽然 Spectre simulator 是支持 Verilog-A 的，但 ELC db_prepare 这一步是不认 Verilog-A 的。 手册上写得很清楚， SPICE format。
tsmc18rf PDK 很常见，在这里搜一下就能找到，里面 models 目录下面可以找到所有器件的 hspice, Spectre model。 工业界的 PDK 不会用 Verilog-A model 糊弄用户的。

jake

发重复了。。。