[ICC]求助一个关于set_vt_filler_rule的问题

摸摸肉肉

当前用工艺是UMC40， HVT的有一些1x2x的inverter和1x2x3x filler cell的hvt标识层面积不够，如果不补HVT的标识层会报DRC。
因为工具默认insert_std_filler的VT类型是随机的
所以我设置了HVT和RVT的两种Vt type，想用set_vt_filler_rule来控制工具插HVT filler来补HVT标识层面积。
期望HVT和RVT之间使用HVT filler， HVT和HVT之间使用HVT filler， RVT和RVT之间使用RVT的filler。
但是效果很不理想，
其中包括几个问题

问题1：
core area 边缘会存在RVT logic cell不贴边缘有空隙，工具会在这个RVT cell和core area边缘的空隙insert HVT的filler，
这种情况上面说的rule 貌似cover不到，如果空隙比较小，工具放置了1X2X3X的filler都会报violation。

问题2：
有的2x的HVT的inverter从DCT继承过来的，这样的inverter可能PR后左右两边都没有空隙，且左右两边都是RVT的cell，结果导致DRC violation。
因为没有空隙，也无法通过插入HVT的filler cell 来修复。

问题3：
有的空隙工具会使用多个filler cell填充，比如4X filler和1X filler(lib里没有5X的filler cell）,虽然我设置了HVT和RVT之间使用HVT filler，但是ICC给做了这样的结果：
HVT Logic Cell + RVT 1xFiller + HVT 4x Filler +RVT Logic cell

这个1x的filler 会导致HVT标识层面积不足和HVT 标识层spacing等多个DRC

想请教下有没有什么好的方法解决这类问题，非常感谢！

haoshiyang

试试set_lib_cell_spacing_laber + set_spacing_laber_rule 左右各留一点

摸摸肉肉

haoshiyang 发表于 2020-9-12 10:04
试试set_lib_cell_spacing_laber + set_spacing_laber_rule 左右各留一点

谢谢，这个方法应该可行。不过PT的是把FILLER看成是opensite，如果这样设置会不会造成PT ECO时把避免DRC拉开的space给用了，导致和ICC之间的correlation问题

haoshiyang

摸摸肉肉 发表于 2020-9-14 22:45
谢谢，这个方法应该可行。不过PT的是把FILLER看成是opensite，如果这样设置会不会造成PT ECO时把避免DRC ...

不清楚你的表述。。。

cocoonqqq

在你timing不敏感前提下，换掉一部分cell变成hvt cell的方法呢？做一次leakage power的优化

allen_tang

foreach出来有HVT min area的drc错误的bbox，抓出来对应的FILLER cell ref_name，replace_cell_reference  ref_name从HVT->RVT

摸摸肉肉

allen_tang 发表于 2020-9-15 10:05
foreach出来有HVT min area的drc错误的bbox，抓出来对应的FILLER cell ref_name，replace_cell_reference   ...

谢谢。你说的方法可行，但是怎么用bbox抓bbox位置的cell呢？大佬能说说是用get_cells的哪个option， 我试了一圈都不行。
最后用脚本把bbox的llx和lly加个offset变成点，用get_cell的at port option才抓到。

allen_tang

摸摸肉肉 发表于 2020-12-14 20:56
谢谢。你说的方法可行，但是怎么用bbox抓bbox位置的cell呢？大佬能说说是用get_cells的哪个option， 我试 ...

处理下bbox用get_cells -at / -intersect等等都可以，看你习惯了

李老三

allen_tang 发表于 2020-12-15 14:25
处理下bbox用get_cells -at / -intersect等等都可以，看你习惯了

请教下怎么用bbox来get到net呢