设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...

123 / 3 页下一页

发新帖

楼主: ffq513

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog

发表于 2020-12-3 17:49:07 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-12-4 11:45:37 | 显示全部楼层

非常感谢

回复支持反对

发表于 2022-8-20 10:22:01 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-8-20 10:39:41 | 显示全部楼层

多谢分享多谢分享多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-8-20 11:04:43 | 显示全部楼层

看看怎么样

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2022-12-12 10:18:13 | 显示全部楼层

补充一下随书代码

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-12-14 13:57:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2022-12-17 09:58:18 | 显示全部楼层

上传了代码，有需要的可以下载

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-12-26 21:44:55 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-12-31 11:38:05 | 显示全部楼层

thanks

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:30 , Processed in 0.038460 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表