smic0.18工艺中的bsim mos和subckt mos是什么意思

xbbwc

smic0.18um 工艺中关于mosckt层次的描述中的bsim mos和subckt mos是什么意思

cgz_果冻

同求

wk374707617

有大佬解释下吗

Joychip20211202

再求大佬们解释下

forevertoyou

CKT 是rule识别1.8和5v的区别

forevertoyou

跑LVS时，会识别

dddogda

再顶一下，求大佬解释，我也想知道

Outsider_yis

bsim mos是调取的仿真参数比较多，电路性能要求更加精准，而subckt mos电路要求精度不高的时候使用，调取的仿真参数比较少

cxchust

正好遇到smic的这个问题于是搜了一下，有以下认知：

1、BSIM全称Berkely Short-channel IGFET Model，是美国人搞的一套电路设计device仿真模型，有不同的版本，不同的level，其中的一个device model下会定义上百个乱七八糟的参数，这些参数由fab在device开发过程中通过无数次测试经验获得，直接影响着该器件的实际应用表现，目的在于使设计过程中电路或版图的仿真尽可能“真”。

2、SUBCKT——子电路，“CKT”应该是circuit的英文简称。用于spice网表的起始句，hspice中为“.SUBCKT”，以“.ENDS”结尾，其间会调用很多的基础器件、寄生器件，用于LVS验证的CDL网表和fab给的model中随处可见。

3、本题中SMIC提的“bsim mos”和“subckt mos”应该是model的两种形式（格式），bsim以.model开头，后加device名称和一堆（上百个）相关参数。subckt以.subckt开头，已.ends结尾，内容基本同cdl网表，只不过其中会包含bsim格式关于mos器件的参数定义，或许可以理解为fab给的model（bsim4）是subckt+bsim的形式，主体为subckt。

4、SMIC的mos加了MOSCKT层，应该表示LVS验证或后仿时工具调用的mos为model中对应的subckt下的mos，而不是bsim格式下的mos。具体lvs表现为：MOSCKT覆盖多少个gate channel则mos的finger等于几，有多少块MOSCKT区域则mos的m值就等于几，如果同一块MOSCKT下的MOS gate接法不同，则电路中应描述为不同的mos或者不同的m，否则工具可能不认该MOS。对于DRC验证则没有任何影响。

如有错漏之处请指正。

cxchust

正好遇到smic的这个问题于是搜了一下，有以下认知：

1、BSIM全称Berkely Short-channel IGFET Model，是美国人搞的一套电路设计device仿真模型，有不同的版本，不同的level，其中的一个device model下会定义上百个乱七八糟的参数，这些参数由fab在device开发过程中通过无数次测试经验获得，直接影响着该器件的实际应用表现，目的在于使设计过程中电路或版图的仿真尽可能“真”。

2、SUBCKT——子电路，“CKT”应该是circuit的英文简称。用于spice网表的起始句，hspice中为“.SUBCKT”，以“.ENDS”结尾，其间会调用很多的基础器件、寄生器件，用于LVS验证的CDL网表和fab给的model中随处可见。

3、本题中SMIC提的“bsim mos”和“subckt mos”应该是model的两种形式（格式），bsim以.model开头，后加device名称和一堆（上百个）相关参数。subckt以.subckt开头，已.ends结尾，内容基本同cdl网表，只不过其中会包含bsim格式关于mos器件的参数定义，或许可以理解为fab给的model（bsim4）是subckt+bsim的形式，主体为subckt。

4、SMIC的mos加了MOSCKT层，应该表示LVS验证或后仿时工具调用的mos为model中对应的subckt下的mos，而不是bsim格式下的mos。具体lvs表现为：MOSCKT覆盖多少个gate channel则mos的finger等于几，有多少块MOSCKT区域则mos的m值就等于几，如果同一块MOSCKT下的MOS gate接法不同，则电路中应描述为不同的mos或者不同的m，否则工具可能不认该MOS。对于DRC验证则没有任何影响。