在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: xbbwc

[求助] smic0.18工艺中的bsim mos和subckt mos是什么意思

[复制链接]
发表于 2023-8-19 17:05:45 | 显示全部楼层
正好遇到smic的这个问题于是搜了一下,有以下认知:

1、BSIM全称Berkely Short-channel IGFET Model,是美国人搞的一套电路设计device仿真模型,有不同的版本,不同的level,其中的一个device model下会定义上百个乱七八糟的参数,这些参数由fab在device开发过程中通过无数次测试经验获得,直接影响着该器件的实际应用表现,目的在于使设计过程中电路或版图的仿真尽可能“真”。

2、SUBCKT——子电路,“CKT”应该是circuit的英文简称。用于spice网表的起始句,hspice中为“.SUBCKT”,以“.ENDS”结尾,其间会调用很多的基础器件、寄生器件,用于LVS验证的CDL网表和fab给的model中随处可见。

3、本题中SMIC提的“bsim mos”和“subckt mos”应该是model的两种形式(格式),bsim以.model开头,后加device名称和一堆(上百个)相关参数。subckt以.subckt开头,已.ends结尾,内容基本同cdl网表,只不过其中会包含bsim格式关于mos器件的参数定义,或许可以理解为fab给的model(bsim4)是subckt+bsim的形式,主体为subckt。

4、SMIC的mos加了MOSCKT层,应该表示LVS验证或后仿时工具调用的mos为model中对应的subckt下的mos,而不是bsim格式下的mos。具体lvs表现为:MOSCKT覆盖多少个gate channel则mos的finger等于几,有多少块MOSCKT区域则mos的m值就等于几,如果同一块MOSCKT下的MOS gate接法不同,则电路中应描述为不同的mos或者不同的m,否则工具可能不认该MOS。对于DRC验证则没有任何影响。

如有错漏之处请指正。

发表于 2023-10-31 13:49:11 | 显示全部楼层
可以说的再仔细点吗?大佬
发表于 2024-4-17 15:51:44 | 显示全部楼层


yiweikun 发表于 2023-2-14 10:17
bsim mos是调取的仿真参数比较多,电路性能要求更加精准,而subckt mos电路要求精度不高的时候使用,调取的 ...


学习了
发表于 2024-9-5 13:48:57 | 显示全部楼层
学习啦,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-12 11:40 , Processed in 0.018068 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表