SAR ADC 问题

lucky_yue

jh1192239177 发表于 2021-4-9 11:06
你好，我也是使用的上极板采样单调电容切换时序，下极板开关切换，但是我这边的情况是比如在切换Vp1的时 ...

请问大佬 怎么能看出比较器的输出已经在CLK触发之前比较完成了呀？新手求指点

yeuhern0328

lucky_yue 发表于 2021-10-21 09:34
想问一下大佬用的是异步时钟嘛，最近想不明白异步控制时钟由比较器生成，是不是不存在控制开关切换的时钟 ...

若是您的電路是採用異步時鐘, 理論上要在比較器結果生成之後, 才會由此結果去敲電容開關的控制電路,

電路的控制信號路徑A應為: 比較器->異步時鐘控制電路(shift register)->電容開關切換控制 (決定電容是切到pwr or gnd) -> 電容電壓切換
另一個路徑B則是, 比較器輸出結果->延遲時間電路->重置比較器
若是B的時間比A快得多, 則有可能會出現電容電壓還沒切換到位而造成的settling error

您所提到的問題則不太會發生
異步時鐘是由比較器結果產生=>這個思緒是對的

送送送

lucky_yue 发表于 2021-10-21 09:34
想问一下大佬用的是异步时钟嘛，最近想不明白异步控制时钟由比较器生成，是不是不存在控制开关切换的时钟 ...

自震荡时钟，sar逻辑电路为比较器提供时序，然而sar逻辑的时序产生是受到比较器输出的影响（比较器输出有效才会使sar逻辑产生时序，让比较器进行下一次比较），所以不会存在比较器还未比较完就进行了下一次的比较的情况。

li_zhijuan

你好，我也遇到你这个问题，时钟出现在比较结果之前，需要加延时电路。请问你的延时电路是偶数反相器串联的嘛？

seabrook

li_zhijuan 发表于 2022-5-11 15:11
你好，我也遇到你这个问题，时钟出现在比较结果之前，需要加延时电路。请问你的延时电路是偶数反相器串联的 ...

一般是这样的