在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4189|回复: 13

[资料] Writing testbenches using SystemVerilog 高清完整书签版

[复制链接]
发表于 2020-7-10 11:39:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
学习SystemVerilog的验证思想,这本书不可错过!我自己已经看完了,感觉有不少收获,制作了完整的书签分享给大家!

Writing testbenches using SystemVerilog.part1.rar (512 KB, 下载次数: 76 )


Writing testbenches using SystemVerilog.part2.rar (512 KB, 下载次数: 71 ) Writing testbenches using SystemVerilog.part3.rar (512 KB, 下载次数: 71 )


Writing testbenches using SystemVerilog.part4.rar (127.17 KB, 下载次数: 69 )


 楼主| 发表于 2021-1-19 17:02:23 | 显示全部楼层
芯片验证-《UVM理论与实战》,如果需要的话可以点击下载查看,否则不要下载浪费积分哈

Readme.pdf

250.14 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2020-7-10 20:43:49 | 显示全部楼层
bao tai xiao le
发表于 2020-7-10 22:54:01 | 显示全部楼层
Thank You very much.
发表于 2020-7-12 14:25:33 | 显示全部楼层
谢谢分享!
发表于 2020-11-4 15:11:02 | 显示全部楼层
谢谢分享!
发表于 2020-12-19 13:04:38 | 显示全部楼层
感谢分享   
发表于 2020-12-19 13:49:10 | 显示全部楼层
goood ebook
发表于 2020-12-19 15:56:58 | 显示全部楼层
goood eoobk
发表于 2021-1-5 19:44:48 | 显示全部楼层
谢谢分享
发表于 2021-1-8 09:35:36 | 显示全部楼层
goooooooooooood!!!!!!!11
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-17 02:57 , Processed in 0.024634 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表