LDO方案优劣性

chenjirong

DING0068

A 的设计 PWRMOS 的Vgate=VDD-Vgs, 会把第一级的input pair 压死

xux1991

B会产生系统性误差

AcoAco

同意第3条。
B会产生系统性误差

weidianwj

A这个方案好一些，就是有2个问题，除非特殊工艺，否则NMOS衬源不能相连，实际使用会有体效应问题；另外，由于Vout2>Vout1，所以你这个图的输出DC值限制的比较死，很难直接用，电阻分压要调整一下，调出你想要的3V。B这种方案建议还是不要用了，Vout1的DC太低，第二级的Vgs可能要2V以上，这不是设计想要的。

weidianwj

另外，作为一个做过LDO的人给你两个建议：
1.要做启动电路
2.最好先用一个粗糙的LDO做出一个不那么精准的VDD，再用精准带隙基准做二级的LDO，这样你A方案的摆幅问题也可以比较好的解决了

xianwu_hs

可以参考王忆的博士论文，其实AB都能用，看你的要求，A的PSR会好些，都在说DC点的问题，反馈电压方面BG产生的是1.2V，可以用这个值，而不是用图中的1.5。

wjx197733

   

weidianwj 发表于 2020-6-26 11:27
另外，作为一个做过LDO的人给你两个建议：
1.要做启动电路
2.最好先用一个粗糙的LDO做出一个不那么精准的VD ...

按照您提到的第二点，LDO的功耗能控制在20u~60uA之间吗？

weidianwj

   

wjx197733 发表于 2020-6-29 10:25
按照您提到的第二点，LDO的功耗能控制在20u~60uA之间吗？

也要看实际需求，比较难做到

wjx197733

   

weidianwj 发表于 2020-6-29 10:33
也要看实际需求，比较难做到

我开始就是采用您提到的方案，仿真发现PSR非常好。不过功耗在120u左右，远远大于我们的指标60u。所以只能砍掉那个“不精确”的LDO，不过PSR惨不忍睹啊！