28nm 及以下hold time 太难修了

irisyas

   

quanqiutong 发表于 2020-5-6 15:41
clock tree 做平的意思是skew更小吗？我们这都是野路子，没人说过做平的话题。
...

就是时钟长度差不多，然后时钟做平的条件下hold还是很难修，大部分是要加面积了，你修hold前看看利用率是多少先进工艺的利用率都不能太高

Tommmy

是不是tree没做平呀，可以报一下skew大概多少？

papertiger

   

Tommmy 发表于 2020-5-9 15:32
是不是tree没做平呀，可以报一下skew大概多少？

我们尽量做平了，
芯片有点大，50-60万个DFF。分成了7-8个模块。


库：hold 10-20ps 要求， Faster corner CK-_Q 是 60-70ps （直联），slow corner 140左右
一个模块是5万个DFF，时钟树怎么都得10级，这是1ns左右，fastercorner 也400-500ps，
只要直连的DFF 的时钟分叉稍微早点，就是30-50ps的 OCV，加上30ps skew， 再加fab 要求 50ps 的 uncertainty。
肯定不够。

yitengzeng

   

papertiger 发表于 2020-5-9 17:23
我们尽量做平了，
芯片有点大，50-60万个DFF。分成了7-8个模块。

换成H型时钟树看看，面积会小一点，功耗也会小，hold也会好修点，顺便把uncertainty加大

Tommmy

你这个density修爆掉了？是不是前期利用率太高了

papertiger

噩梦啊。最后还是得增大面积。重新做top，加班2周。

xingyun666666

   

yitengzeng 发表于 2020-5-10 21:01
换成H型时钟树看看，面积会小一点，功耗也会小，hold也会好修点，顺便把uncertainty加大
...

请问，Htree的缺点是什么？

xingyun666666

   

irisyas 发表于 2020-5-8 16:12
就是时钟长度差不多，然后时钟做平的条件下hold还是很难修，大部分是要加面积了，你修hold前看看利用率是 ...

请问，为什么一般先进工艺的利用率都做的不太高？有什么原因吗？

伊度

   

papertiger 发表于 2020-5-15 14:42
噩梦啊。最后还是得增大面积。重新做top，加班2周。

请问该28nm项目pr后，顶层和子模块的std利用率各是多少