在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 关森陌

[求助] [求助]AMS数模混合仿真如何入门?

[复制链接]
发表于 2023-4-18 17:08:57 | 显示全部楼层


mao_9270 发表于 2022-3-29 15:55
你好,请问怎么操作呢?我也是出现了错误,让我调用irun


后面解决了吗?我也遇到这个问题,提示要调用irun,不知道怎么操作
发表于 2023-4-20 15:25:48 | 显示全部楼层


carloy 发表于 2023-4-18 17:08
后面解决了吗?我也遇到这个问题,提示要调用irun,不知道怎么操作


解决了 可以看我发的贴子 写了解决方法
发表于 2023-10-2 10:28:22 | 显示全部楼层


关森陌 发表于 2020-6-12 09:13
无关,最后问题解决了,本质上是使用的仿真工具的问题,我用的是ncverilog,应该改为irun。
...


求一份irun运行方法,我也卡在这个地方,换了工艺,AMS跑不了,显示ncsim不支持。

报问题的地方

报问题的地方
发表于 2023-10-3 05:29:04 | 显示全部楼层
推荐视频:
https://www.bilibili.com/video/B ... arch-card.all.click

AMS仿真基础,希望可以帮到你
发表于 2023-12-12 11:36:33 | 显示全部楼层
thank
发表于 2024-1-11 16:40:29 | 显示全部楼层
学习学习
发表于 2024-2-23 16:55:57 | 显示全部楼层
你好,想问一下数字部分用verilog写的testbench怎么调进AMS里面
发表于 2025-2-18 09:50:16 | 显示全部楼层


关森陌 发表于 2020-3-30 20:36
我成功把Verilog导入了Virtuoso,生成了symbol,也加到了电路图里面,connect rule也设置了,但是仿真的时 ...


请问你的网表是cdl在virtuoso里面转化为原理图的吗?如果是,那么在转化过程中有没有出现原理图转symbol时候电源和地端口无法生成的问题?还有就是内部模块引脚全都变成输入的问题?如果遇到了,方便告知一下怎么解决的吗

发表于 2025-2-18 09:51:14 | 显示全部楼层


关森陌 发表于 2020-3-30 20:36
我成功把Verilog导入了Virtuoso,生成了symbol,也加到了电路图里面,connect rule也设置了,但是仿真的时 ...


请问你的网表是cdl在virtuoso里面转化为原理图的吗?如果是,那么在转化过程中有没有出现原理图转symbol时候电源和地端口无法生成的问题?还有就是内部模块引脚全都变成输入的问题?如果遇到了,方便告知一下怎么解决的吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 15:09 , Processed in 0.033720 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表