[求助]AMS数模混合仿真如何入门？

关森陌

各位大佬大家好！

小弟我最近要做一个RFIC的项目，这个项目需要用AMS做数模混合仿真，但是小弟实在是
不清楚这个东西该如何入门，希望大家能够给予一些指点。

目前这个RFIC是RF部分在Digital的控制下工作的，RF部分和Digital部分分别有彼此的Testbench，
目前相对这个系统做整体性的仿真。

1、数模混合的TestBench是该如何搭建？比如说SPI操作寄存器，然后RF工作。
2、有没有什么合适的AMS数模混合仿真的教程？或者说UserGuide。
3、对于AMS数模混合仿真一般需要什么样的设备？一般一个Case仿真大概需要多长时间？

希望各位大佬能够解决一下小弟的疑问，非常感谢大家！

关森陌

求大佬指点啊！

关森陌

我成功把Verilog导入了Virtuoso，生成了symbol，也加到了电路图里面，connect rule也设置了，但是仿真的时候，会报出来“vetor net cannot be connected to hspice/spcetre instances by port name”，这个问题已经困扰了我有一段时间了，求大家帮帮忙。

关森陌

根据最新结果来看，问题是出在模拟和数字结合的电路上，单独用AMS仿真RTL没有任何问题，单独用AMS仿真Analog也没有问题，但是一旦拼起来，就会报出这个错误。而且，我把所有信号线都撤除之后，就连单体的gnd!都会报出来这个错误。

真的是已经万策尽了，求大佬指点啊！

zgtianlei

ams仿真中数字code有多种处理方式，我这边直接调用rtl代码的方式，前提是也要生成一个对应的symbol.
有几个注意点
1.ams新建config 要选template选ams,
2. stop list 加symbol
3.所以rtl code放在一个文件内，
3. ade的option 中的ams simulator下的 options file ，调放rtl code的文件
你可以试试

jimipage

   

zgtianlei 发表于 2020-4-1 21:38
ams仿真中数字code有多种处理方式，我这边直接调用rtl代码的方式，前提是也要生成一个对应的symbol.
有几个 ...

怎么样把verilog生成具体的某工艺下的数字电路？

janexuechan

是不是数字部分的vector向量的net不能根据port名字连到模拟部分啊。在设置config的时候注意一下port mapping

关森陌

   

jimipage 发表于 2020-6-8 14:21
怎么样把verilog生成具体的某工艺下的数字电路？

那个是synthesize，和这里讨论的ams仿真无关。

关森陌

   

janexuechan 发表于 2020-6-11 17:18
是不是数字部分的vector向量的net不能根据port名字连到模拟部分啊。在设置config的时候注意一下port mappin ...

无关，最后问题解决了，本质上是使用的仿真工具的问题，我用的是ncverilog，应该改为irun。

janexuechan

解决了就好。
我们去年用的也是ncverilog，没有这个问题。不过license到期之后，现在用的是irun/xrun。