[东部工艺DBH]关于大面积电阻问题。

register_623 · 发表于 2020-3-6 16:24:18

@@@12 发表于 2020-3-6 16:15
我记得东部有些工艺会出现，你把电阻拉开，放置DIFF ring，会引起一些其他的DRC错误你最好验证一下
...

你说的是这个吧，emmmm，我就是为了避免这种情况才做成这样，但是感觉我的方案也不太行，这种面积动的太大了，可能还是要按楼上那个老哥说的，和东部沟通一下这个风险评估，操蛋的是，东部的回复好慢，可能因为我们是小客户吧。。。

@@@12 · 发表于 2020-3-6 17:06:14

确实，沟通一些，评估一下风险最好。。。不然面积伤太大浪费，并且对匹配那些也有影响

Im12345 · 发表于 2022-9-21 14:18:54

xuexi

jessefrank · 发表于 2022-9-21 16:41:51

在其他工艺中出现因为DIFF 密度不够可能导致CMP工艺中无法很好平坦化的风险

piao · 发表于 2022-10-2 22:45:02

jessefrank 发表于 2022-9-21 16:41
在其他工艺中出现因为DIFF 密度不够可能导致CMP工艺中无法很好平坦化的风险 ...

正解，还是跟东部确认一下吧

LD_JK · 发表于 2022-10-11 16:36:12

建议接受东部的建议，东部出现过poly电阻阵列边缘poly过刻蚀情况。工艺不咋的。

wang.bin · 发表于 2023-4-13 16:36:24

楼主最后怎么解决的？

Lcy_001 · 发表于 2023-6-14 09:38:16

最近要接触东部工艺，学习下

芯片小兵 · 发表于 2024-5-28 16:51:02

学习一下，不知道为什么？

熊韵 · 发表于 2024-5-28 18:08:55

东部他们对于密度的要求非常严格。像这种diff密度不够的地方，甚至不许流片都有过。原因的话，是影响良率，sti浅槽隔离的过程中，大面积的无diff的区域，会影响整个wafer的平坦度，所以是不允许这种情况的。解决的方式就是像你这样插ptap。但是要注意电阻失配的问题，你需要在高敏电阻周围加dummy，就是你插tap旁边的电阻得是dummy电阻，不然就会导致电阻阵列周围一圈的电阻失配。

[求助] [东部工艺DBH]关于大面积电阻问题。

站长推荐 /2