在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 17315768922

[求助] cadence版图之lvs

[复制链接]
发表于 2020-2-25 16:14:59 | 显示全部楼层
先确认是你的电路自动导出的netlist对不对,如果你自己的layout的尺寸是对的,可以把电路上的这个器件删掉后再重新调用就好了
发表于 2020-2-27 09:24:25 | 显示全部楼层
如果不是管子尺寸的问题就是连线错了
发表于 2020-2-28 08:31:45 | 显示全部楼层
caliber lvs错了
发表于 2020-3-9 04:23:50 | 显示全部楼层

谢谢
发表于 2020-3-9 10:56:50 | 显示全部楼层
肯定哪儿连的有问题,有时候一根线,lvs都会报出很多的错误,很正常的
发表于 2020-3-9 10:58:22 | 显示全部楼层
工具不会骗人,一定是有错的,有的是真错了,但也有一部分是假错,是由别的问题引起的,清除掉对应的问题,错误可能少一大堆。
发表于 2020-3-23 16:30:19 | 显示全部楼层
要么rule错了,要么就是你连错了,做设计的就不要有你以为的想法,工具跑出来这些说明就是有错的,检查检查是否连错线之类的
发表于 2020-3-24 09:43:09 | 显示全部楼层
只是觉着没错,但是肯定有错 ,宽长比出错 是因为你连线有错 ,有些管子没识别,或者识别错误,肯定会出L和W的错误
发表于 2025-3-12 18:38:23 | 显示全部楼层
我也遇到了相同的错误,原理图的参数不对,删掉重新调用就好了,具体机理还是搞不懂。
发表于 2025-3-14 16:21:24 | 显示全部楼层
有可能是PSUB框了一部分的device
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 05:28 , Processed in 0.037901 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表