在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 29691|回复: 140

台湾PLL 设计讲义 ---来自新竹交大

[复制链接]
发表于 2007-11-27 12:31:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Overview
Main Readings
B. Razavi, Chapter 15 of Design of Analog CMOS Integrated Circuit, 2002.
Cicero S. Vaucher, Chapter 2 of Architectures for RF Frequency Synthesizers, 2002
Dean Banerjee, PLL Performance, Simulation, and Design.


Outline
Simple Phase-Locked Loops
Charge-Pump Phase-Locked Loops
Nonideal Effects in PLLs
Jitter/Noise in PLLs
Applications of PLLs
Behavior Simulation

National Chung-Hsing University
Department of Electrical Engineering

PLL.zip

1011.72 KB, 下载次数: 719 , 下载积分: 资产 -2 信元, 下载支出 2 信元

啊啊啊

 楼主| 发表于 2007-11-27 12:44:44 | 显示全部楼层
好东东, 大家顶啊。。。。。。
发表于 2007-11-27 12:52:35 | 显示全部楼层
看看~~~
发表于 2007-11-27 13:22:47 | 显示全部楼层
up..........................
发表于 2007-11-27 13:46:15 | 显示全部楼层
看看~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
发表于 2007-11-27 22:21:32 | 显示全部楼层
多谢楼主分享
发表于 2007-11-27 23:24:38 | 显示全部楼层
感謝哩~~~
发表于 2007-11-27 23:51:21 | 显示全部楼层
dddddddddddd
发表于 2007-11-28 00:44:29 | 显示全部楼层
看看看看看
发表于 2007-11-28 00:48:15 | 显示全部楼层
还可以还可以
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 06:09 , Processed in 0.023553 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表