cadence理想库ahdlLib理想运放opamp的疑问

C_Spectator · 发表于 2019-12-16 18:07:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如图，想使用理想运放做仿真

但从仿真结果来看这个理想运放的动态范围最大限制在80mVpp

有什么方法可以设置这个动态范围的么？

顺便问一下，这是单端的理想运放，cadenc理想库里有没有差分的理想运放，或者用别的理想器件组一个理想差分运放的？求指教

122013137 · 发表于 2019-12-16 20:02:35

选用VCVS器件

victor0o0 · 发表于 2019-12-17 08:40:58

首先你要知道里面每个参数是什么，可以先看看里面的veriloga文件
全差分的可以自己改写一个，嫌麻烦就在单端后面加一个ideal_balun转差分

zwl_ · 发表于 2022-4-6 21:08:06

请问vref是什么参数

红红的西瓜 · 发表于 2022-6-24 15:13:43

请问一下，库里面的这个opamp是仿真不了ac看幅频特性的吗？

神仙鱼 · 发表于 2022-11-2 14:00:49

同问Vref怎么设置

ChowStephen · 发表于 2022-11-21 10:43:58

系统回答下，e快捷键查看器件的verligoa文件（那一栏默认为查看schmatic文件）
根据verligoa给的各参数信息，你可以根据默认值或者你设置的参数值算出当前omamp最大输入/输出电压值

你这个图像应该是最大输入值不够高，可以把GBW参数改小点（具体关系可以自己对着verligoa算）

ChowStephen · 发表于 2022-11-21 10:45:17

神仙鱼发表于 2022-11-2 14:00
同问Vref怎么设置

vref是共模输出电压，就是你输入电平相同时，运放输出偏置电压。一般设置为（Vdd+Vss）/2保证输出摆幅

cys114514 · 发表于 2023-5-30 13:20:23

学习了，感谢！

new_land · 发表于 2024-3-4 23:30:24

顶顶

[求助] cadence理想库ahdlLib理想运放opamp的疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2