在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: C_Spectator

[求助] cadence理想库ahdlLib理想运放opamp的疑问

[复制链接]
发表于 2024-5-23 17:17:17 | 显示全部楼层


ChowStephen 发表于 2022-11-21 10:45
vref是共模输出电压,就是你输入电平相同时,运放输出偏置电压。一般设置为(Vdd+Vss)/2保证输出摆幅
...


vsoft 和inn——max是什么参数
发表于 2024-5-29 13:29:32 | 显示全部楼层


blue810204 发表于 2024-5-23 17:17
vsoft 和inn——max是什么参数


第二个找到了吗
发表于 2024-10-22 14:53:17 | 显示全部楼层


ChowStephen 发表于 2022-11-21 10:43
系统回答下,e快捷键查看器件的verligoa文件(那一栏默认为查看schmatic文件)
根据verligoa给的各参数信息 ...


请问这个理想运放器件有实际运放的虚短特性吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 08:48 , Processed in 0.014042 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表