对比VCS和Xcelium仿真出现了令人费解的现象，请大神们帮忙，感谢！

coyboy911 · 发表于 2023-2-13 10:36:12

edacw 发表于 2019-12-5 15:57
全部在服务器上试了一下，VCS不管加不加debug选项，仿真时间都是5分钟多些，Xcelium的多核版本仿真时间17 ...

不加debug并不表示就没有debug信息。默认也是有debug的。

bt6767ak · 发表于 2023-12-27 09:42:50

有意思

碰巧80后 · 发表于 2024-6-27 10:49:36

edacw 发表于 2020-1-2 13:15
嗯，你是说A输出存在race？用的是A_REG信号，A输出寄存成这个信号了

else A <= A_reg; 应该用阻塞赋值，另外改了这个地方可能也还是这种情况。
你可以考虑检查下tb，看看里边到底是C1 = 1，还是C1 <= 1；改下试试

站长推荐 /1