有小哥哥吗？清华大学李福乐的SAR ADC 的SAR逻辑控制知识点

月落小青青

yuechuan 发表于 2019-7-29 22:04
You can make it work this way.

Thank  you   for your  answer  this days

luoweihua

楼主你好，我们也是准备做一个SARADC，有分工任务，我现在分配到的任务是做CONTROL LOGIC，但是我是零基础，仅有的一点知识就是数字电路基础知识，现在毫无思路，不知道该怎么做，刚好看到论坛里有博主您的贴子，所以我想问问该怎么去学相关知识论文或者设计思路。可以分享一下你的经验吗？谢谢！

cw2318

luoweihua 发表于 2020-5-13 23:58
楼主你好，我们也是准备做一个SARADC，有分工任务，我现在分配到的任务是做CONTROL LOGIC，但是我是零基础 ...

一排DFF做shift register,
一排DFF做寄存数字信号的

peterlin2010

cw2318 发表于 2020-11-21 03:25
一排DFF做shift register,
一排DFF做寄存数字信号的

一排DFF做shift register,  一排DFF做寄存数字信号的
YES


SAR LOGIC 一般不难..上面从 1 开始 shift .     下面有另一组 register 存.

如果要2组  register 整合一组比较不好控制  

至於 异步SAR LOGIC 更难

cdg234

:victory::victory::victory:

vbstar

月落小青青 发表于 2019-7-29 15:42
This    is   to say   I    totally   need  9X3  DFF   if  i   drive   differential  cap ,   9 DFFS  ...

你好，我还是没有看明白你们关于差分SAR 逻辑的设计
传统的SAR 逻辑功能就是最高位猜1，然后移动猜1，
我用的是传统Anderson SAR 逻辑

对应到电容阵列就是置0阶段，电容阵列上下都接到AGND然后进行输入采样，猜1过程，上下电容都接到VREF，然后电容阵列根据比较器的结构也就是SAR 逻辑存储的值分别切换为 AGND VREF，从而实现逐次逼近，其中电容阵列的开关如何设置才能使得，比较开始前上下电容阵列工作一致，比较完成后根据结果切换上下电容阵列的极板电位呢？

mouseliu

传统的上来猜测‘100000，然后CDAC建立之后，比较器再开始第一次比较的做法明显是针对单端结构，对于全差分结构，采样结束以后比较器差分输入可以直接进行第一次比较，为啥还要去猜？
正是因为采样结束就可以比较，所以对于10Bit SAR 而言，比较器虽然需要比较10次，但是只需要9个电容。最后一次比完结果不用反馈到CDAC嘛。
先猜1的结构本身会带来很多问题，猜1的过程会设计电容的电荷分配问题，如果MSB电容存在mismatch，那么MSB这一步就会带来非线性，而且是bottleneck。对于全差分结构的上来就比较，只要采样误差可忽略，第一次比较器完全不会带来误差，你的DNL的最差情况将会出现在次高位，即MSB-1 Bit

月落小青青

mouseliu 发表于 2021-5-25 10:18
传统的上来猜测‘100000，然后CDAC建立之后，比较器再开始第一次比较的做法明显是针对单端结构，对于全差分 ...

thank  you  

83039216

楼主做的如何？

自由落体的虹

请问有这个PPT的视频课吗？