在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3842|回复: 4

[讨论] 关于innovus的时序优化

[复制链接]
发表于 2019-7-25 17:06:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

我一个项目在ICC中PR后,导出的.V文件和输入的.v文件在formality中没有任何差异。

而相同的项目在innovus PR后,导出的.v文件和输入.v文件有37个的差异,主要是时序的优化,合并和一些TLAT,PR后的时序路径更短。


这是否说明innovus PR工具更优秀啊?


CK.png
发表于 2019-8-1 15:43:31 | 显示全部楼层
看哪个好一点,还是去PT里check 一下timing吧
回复 支持 反对

使用道具 举报

发表于 2019-8-1 17:26:30 | 显示全部楼层
两码事吧。 都有开关,Simpfy netlist 。
再说同一个工具两次PR,两个人PR都不一样,怎么这么简单就判断呢。
各有各的优势吧
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-8-13 09:28:31 | 显示全部楼层
ICC中打开时序优化的命令是什么?
我执行的PR的布线的流程如下:
read_sdc $sdcName
set_clock_tree_options -clock_tree mcu_clk -target_skew 0.100 -gate_sizing TRUE -max_fanout 20
set_auto_disable_drc_nets -scan true -constant true -clock true
set_fix_hold [all_clocks]
clock_opt -optimize_dft
route_opt
回复 支持 反对

使用道具 举报

发表于 2020-1-10 11:23:31 | 显示全部楼层
你这formality没过,后面怎么处理的?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 00:06 , Processed in 0.022378 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表