设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于RTL中#DLY问题的请教及帧头检测方面的疑惑？ ...
123
返回列表 发新帖
楼主: IC.Michael

[求助] 关于RTL中#DLY问题的请教及帧头检测方面的疑惑？

[复制链接]
 楼主| 发表于 2019-10-11 09:14:44 | 显示全部楼层


   
saipolo 发表于 2019-10-10 20:57
并非每一个都加，我遇到的情况都是一个项目中最多有一两个这种情况，手动改掉这一两个就行，完全不影响逻 ...


非常感谢前辈，我去搜下这篇文章。
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 23:43 , Processed in 0.009780 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表