LDO启动阶段的震荡

rhythm_ss

关于LDO有个问题想请教大家下
这是个capless LDO，5V转3.3V，load为0.1mA—22mA，输出端decap 100pF。
0.1mA时phase margin大概20到28度，22mA时45度以上。
如附图所示，startup时会有这种波动，原因是啥呢？（corner：FS125F_4.5V）

即使把decap减小，轻负载时的phase margin能到40度以上，这个波动也没咋变化，就是说不是phase margin的事了？

还有，power tr的栅有一段时间跌入谷底，基本贴地飞，这又是什么原因呢。
虽然有这些奇奇怪怪的波动但LDO还是正常启动去工作了，其他性能也都SPEC in，这能不能算完成呢。

                               
登录/注册后可看大图

acging

建议搞个power down功能，vdd起来以后再enable，你现在的这段震荡不一定跟phase margin有关，有可能是建立时的问题。
栅拉到低一般是给电容充电，需要提供最大的电流。

rhythm_ss

回复 2# acging


    power down功能？？等IOVDD起来再enable？？没见过这种LDO啊，LDO不就是随着电源起来而起来吗。
    你这要是等电源起来，意思是要类似POR的macro加进来？

rhythm_ss

PS: power tr的栅贴地飞的corner基本是FF125

acging

回复 3# rhythm_ss


   一般LDO都是带power down的啊。。。LDO要等bandgap稳定再enable吧，这时候电源肯定要起来了，甚至要加电源的UVLO电路

andy2000a

关于LDO有个问题想请教大家下
这是个capless LDO，5V转3.3V，load为0.1mA—22mA，输出端decap 100pF。
0. ...
rhythm_ss 发表于 2019-3-14 14:39

                               
登录/注册后可看大图

   

先看
bandgap 电压
..有些
bandgapstart up 要开不开会有段
ring . 但开起来就没事. 而且某
corner才有
.

AcoAco

如上所述，POR可以解决初始变化参考值。
在VREF和VFB曲线的轨迹上可以清楚地看到VOUT电压下降的原因。 由于Vref尚未稳定，Vref和Vout（和VFB）都会移动，当VFB大于VREF时，输出会向GND下降。
如果LDO被更好地倾倒（更好的相位裕度），这可能不会发生。 但是在任何情况下，在LDO使能之前需要稳定参考，因此需要POR。

rhythm_ss

回复 5# acging


    哦，肯定是带power down功能的

rhythm_ss

现在知道原因了，就是BGR输出端的RC太小了，加大就行了，其实不加也行。。反正之后都会起来，sim结果也都正常
还有，这个LDO是随着IOVDD的启动一起开启的，没用POR的输出
谢谢各位的讨论

xxtop

:lol:lol