[问题解决] SAR ADC 分段电容结CDAC构疑问

peterlin2010 · 发表于 2019-1-21 22:19:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 peterlin2010 于 2019-1-22 20:42 编辑

分段电容结构如下

圖片 16.jpg

VDD=3.3 10bit DAC input data=3ff (h) , 我试过 switch 端给理想 3.3v . hspice simulation Vo 电压分到 3.1 ,

但是, 如果 switch 换成 nmos / pmos 串3.3 , 但 hspice simulation 的 vo 电压只 2.75v .

why ?? 难到 mos 寄生电容产生影响 , 单位电容约 100f

=> vref use ramp hspice sim ok

nanke · 发表于 2019-1-22 10:46:30

我不是杠精，但你的问题信息不全，难道写成了难到。
没说是仿真的什么东西。

peterlin2010 · 发表于 2019-1-22 19:59:09

我不是杠精，但你的问题信息不全，难道写成了难到。
没说是仿真的什么东西。
nanke 发表于 2019-1-22 10:46

登录/注册后可看大图

问题解决

我的问题  vrefp=3.3v
case a. 10bit CDAC 下如直接给  10bit => 3ff .
case b. 跟 CDAC下使用 cmos 开关 10bit => 3ff .
hspice simulation a 跟b simulation 值会不同 .
但是 MOS 导通就跟直给 vrepf 应该一样 . 最後发现是因为 VREFP 我是给
v1 vrefp 0  3.3v

HSPICE  如果有加MOS 则 HSPICE 算错.

v1 vrefp 0 pwl(0,0 1u,3.3v)
给 vrefp  ramp 电压  , HSPICE 跑就会对了 . case a b 就会对了
^^^^^^^^^^^^^

nanke · 发表于 2019-1-23 13:43:25

回复 3# peterlin2010

谢谢回复。也就是说你的目的是在图中的1 2处加上阶跃信号，然后看DAC的输出是否和公式一致。然后理论上给vrefp pwl和给VR gnd固定电压再给两组CMOS开关栅压pwl切换是一样的。
发现你们那边做SAR ADC的比较多，想请教一下SAR ADC结构的选取问题，
就我个人了解，上极板采样，冗余结构，高位电容+低位电阻，通常利大于弊是比较好的选择。
那其它技术，比如我没怎么接触的，分段电容结构、pipeline-SAR、delta-sigma-SAR能否带来足够的好处（面积小功耗低实现简单）呢？

我印象中的分段式电容结构，优点是电容面积变小，相应功耗也减小？缺点是CDAC阵列版图上不好做匹配，中间电容的上下极板寄生电容也会带来一些误差，请问您怎么看？相比高位电容+低位电阻，分段电容结构是否过时了或者弊大于利？

peterlin2010 · 发表于 2019-1-23 22:29:38

回复 peterlin2010

谢谢回复。也就是说你的目的是在图中的1 2处加上阶跃信号，然后看DAC的输出是 ...
nanke 发表于 2019-1-23 13:43

登录/注册后可看大图

study CDAC 拉

很多都看清华_李福乐 ADC 课程 , unit Cap 取多大是有学问的 . 一般 MCU 多数 AD 用 SAR .超高速 flash 高速 pipeline , 但现在因工艺 SAR 也有 50M .

高位电容+低位电阻 ,
=> 这也有阿 .看过别人做 CDAC 的ref 电压 vrefp vrefn 在用电阻去分做到 12bit . 另外 CAP 有些layout shape 是使用 FISH BONE 的MIM . 寄生电容不是FOUNDARY 提供 , 前人做过 "Metal over metal" (MOM) 电容的参数, 後面 LAYOUT 套用 .

andy2000a · 发表于 2019-1-24 08:49:37

study CDAC 拉

很多都看清华_李福乐 ADC 课程 , unit Cap 取多大是有学问的 . 一般 MCU ...
peterlin2010 发表于 2019-1-23 22:29

登录/注册后可看大图

C+C better 用C+C结构，一般工艺的电阻无法满足要去，除非你对线性度要求非常低
一般都是高位电容低位电阻

analog_IC_81 · 发表于 2023-4-7 13:51:22

peterlin2010 发表于 2019-1-23 22:29
study CDAC 拉

很多都看清华_李福乐 ADC 课程 , unit Cap 取多大是有学问的 . 一般 MCU 多数 ...

请问下“做 CDAC 的ref 电压 vrefp vrefn 在用电阻去分做到 12bit”这在哪篇文章有涉及？

peterlin2010 · 发表于 2023-4-8 09:01:51

analog_IC_81 发表于 2023-4-7 13:51
请问下“做 CDAC 的ref 电压 vrefp vrefn 在用电阻去分做到 12bit”这在哪篇文章有涉及？
...

not paper

some circuit design use ..

analog_IC_81 · 发表于 2023-4-8 22:00:15

peterlin2010 发表于 2023-4-8 09:01
not paper

thanks

peterlin2010 · 发表于 2023-4-12 23:04:12

analog_IC_81 发表于 2023-4-8 22:00
thanks

12-bit 20M-S/s SAR ADC using C-R DAC and Capacitorsearch C-R DAC

[size=27.3694px]Design of high-resolution digital-to-analog converter for 14-bit
[size=27.3694px]successive-approximation analog-to-digital converter
[size=27.3694px]

Design high-resconverter for 14bit.pdf (1.04 MB, 下载次数: 106 )
[size=27.3694px]

[size=27.3694px]

[解决] [问题解决] SAR ADC 分段电容结CDAC构疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2