请问如果有两个clock OR 在一起， CTS 会如何优化？

ichbingio · 发表于 2019-1-5 05:21:53

您需要登录才可以下载或查看，没有账号？注册

x

请问，如图所示，当有两个时钟时， CTS会如何优化？

谢谢

fxty · 发表于 2019-1-5 09:40:21

在或门的输出pin端create两个对应的generated clock就可以了

ime · 发表于 2019-1-6 13:01:01

组合逻辑不会阻断时钟传播看上去就是两个时钟树只不过挂的leaf cell都是同样的寄存器

ichbingio · 发表于 2019-1-8 00:47:13

多谢解答。换个说法，我对CTS会如何优化不太理解。如果CLK1 和 CLK2 不同频， target latency 不一样， skew requirement 也不一样。这时候ICC2会如何做CTS? 是尽量满足更难的吗？但是这样另一个时钟的spec就满足不了。还是说ICC2会折衷？

ichbingio · 发表于 2019-1-9 01:47:03

求教了

[求助] 请问如果有两个clock OR 在一起， CTS 会如何优化？