设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Logic Design Using Verilog Coding and RTL Sy ...

1 23 / 3 页

发新帖

楼主: shishu8385

[资料] Digital Logic Design Using Verilog Coding and RTL Synthesis.bak

发表于 2020-5-14 22:19:46 | 显示全部楼层

多谢分享

回复支持反对

发表于 2020-8-25 16:15:19 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-25 17:27:17 | 显示全部楼层

好书，谢谢分享！！！

回复支持反对

发表于 2021-2-6 18:38:30 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-5-23 15:02:54 | 显示全部楼层

多谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-10-13 19:38:30 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-13 19:39:53 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-10-13 19:40:41 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-13 19:41:55 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:01 , Processed in 0.020481 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表