设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Logic Design Using Verilog Coding and RTL Sy ...
123下一页
返回列表 发新帖
楼主: shishu8385

[资料] Digital Logic Design Using Verilog Coding and RTL Synthesis.bak

[复制链接]
xiaohaolaoda
发表于 2018-12-24 11:09:35 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

risinglee
发表于 2018-12-24 12:20:55 | 显示全部楼层
多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

risinglee
发表于 2018-12-24 12:21:43 | 显示全部楼层
多谢分享
回复 支持 反对

举报

risinglee
发表于 2018-12-24 12:22:28 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tiennguyen
发表于 2018-12-27 23:26:54 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pravy12321
发表于 2019-1-5 13:13:17 | 显示全部楼层
thanks you for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

prasanna01
发表于 2019-2-24 16:37:02 | 显示全部楼层
very good book
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

QQben
发表于 2019-2-25 09:39:00 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

QQben
发表于 2019-2-25 09:42:35 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gyong22
发表于 2019-5-28 14:01:51 | 显示全部楼层
looks good. thanks
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:29 , Processed in 0.023892 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表