EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 181 182 183 184 185 186187188 / 188 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

hustwill

发表于 2025-4-13 22:10:49 | 显示全部楼层

Thanks for sharing

回复支持反对

一生向芯

发表于 2025-4-14 19:27:22 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

lllyyy625

发表于 2025-4-17 18:46:29 | 显示全部楼层

我也是超级新手学习一下

回复支持反对

chenjirong

发表于 2025-4-17 18:58:32 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

Tony_seth

发表于 2025-4-17 21:09:47 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

空吟诗赋

发表于 2025-4-18 19:10:26 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

_Validation_

发表于 2025-4-21 16:16:20 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

heydevil

发表于 2025-4-22 09:38:23 | 显示全部楼层

兹磁一下

EETOP创芯人才网职位发布入口

回复支持反对

Violet3311

发表于 4 天前 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

nobel123

发表于 4 天前 | 显示全部楼层

This is a good reference !
Thank you

回复支持反对

1 ... 181 182 183 184 185 186187188 / 188 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-5-11 00:37 , Processed in 0.025279 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /2