EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 177 178 179 180181182 183 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

anthonygogo

发表于 2024-7-12 19:53:17 | 显示全部楼层

学习学习，大神

回复支持反对

GXBWilsonZz

发表于 2024-7-12 20:31:11 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

sutaotao2001

发表于 2024-7-12 21:30:47 | 显示全部楼层

Thanks

回复支持反对

sutaotao2001

发表于 2024-7-13 00:10:35 | 显示全部楼层

Thanks

回复支持反对

enticezzZ

发表于 2024-7-13 14:18:33 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

dustin233

发表于 2024-7-24 19:55:40 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

liuppeng

发表于 2024-8-2 11:02:33 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

bxning

发表于 2024-8-5 14:39:06 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

Analog_ICer_77

发表于 2024-8-5 14:41:55 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

dai23

发表于 2024-8-5 14:44:22 | 显示全部楼层

快速回复

回复支持反对

1 ... 177 178 179 180181182 183 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-14 14:56 , Processed in 0.022039 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1